[发明专利]多晶硅场限环有效
| 申请号： | 201310177855.7 | 申请日： | 2013-05-10 |
| 公开（公告）号： | CN104143566A | 公开（公告）日： | 2014-11-12 |
| 发明（设计）人： | 苏少爽 | 申请（专利权）人： | 江西创成半导体有限责任公司 |
| 主分类号： | H01L29/04 | 分类号： | H01L29/04;H01L29/36 |
| 代理公司： | 无 | 代理人： | 无 |
| 地址： | 343000 江西省吉*** | 国省代码： | 江西;36 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种多晶硅场限环，在制作高压器件场限环终端时采用半绝缘多晶硅掺杂替代传统的单晶硅掺杂以改善高压器件的耐压特性。该多晶硅场限环特点在于：制作高压器件场限环终端时采用了半绝缘多晶硅掺杂。该多晶硅场限环的实现要点包括：1)采用半绝缘多晶硅制作高压器件场限环的终端结构；2)制作高压器件场限环中半绝缘多晶硅掺杂的元素及其浓度，所述掺杂的元素包括：为使耐压特性改善在多晶硅中掺加氧、氮、磷等；3)制作高压器件场限环终端时采用了半绝缘多晶硅的制作工艺流程，所述半绝缘多晶硅的制作工艺流程包括刻蚀、多晶硅淀积、及后续的保护层。 | ||
| 搜索关键词： | 多晶 硅场限环 | ||
【主权项】：
一种新型场限环，在制作高压器件场限环终端时采用半绝缘多晶硅掺杂替代传统的单晶硅掺杂以改善高压器件的耐压特性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江西创成半导体有限责任公司，未经江西创成半导体有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310177855.7/，转载请声明来源钻瓜专利网。
- 上一篇：光开关元件及显示面板
- 下一篇：一种电子捕获存储单元
- 同类专利
- 过渡金属硫化物的半导体组件-201480075938.8
- M·拉多萨夫列维奇;B·S·多伊尔;R·皮拉里塞泰;N·慕克吉;S·达斯古普塔;H·W·田;R·S·周 - 英特尔公司
- 2014-03-21 - 2019-09-13 - H01L29/04
- 在本文中公开了半导体组件以及相关集成电路器件和技术的实施例。在一些实施例中，半导体组件可以包括：柔性衬底；由第一过渡金属硫化物(TMD)材料形成的第一阻挡部、由第二TMD材料形成的晶体管沟道、以及由第三TMD材料形成的第二阻挡部。第一阻挡部可以设置在晶体管沟道与柔性衬底之间，晶体管沟道可以设置在第二阻挡部与第一阻挡部之间，并且晶体管沟道的带隙可以小于第一阻挡部的带隙并且小于第二阻挡部的带隙。可以公开和/或要求保护其它实施例。
- 结晶性层叠结构体、半导体装置-201910353479.X
- 人罗俊实;织田真也;高塚章夫 - FLOSFIA株式会社
- 2015-05-08 - 2019-07-23 - H01L29/04
- 提供一种电学特性好，对于半导体装置而言有用的结晶性层叠结构体。其中，直接或介由其他层在底层基板上具备结晶性氧化物半导体薄膜，并且该结晶性氧化物半导体薄膜的主要成分为具有刚玉结构的氧化物半导体，所述氧化物半导体主要成分含有铟和/或镓，所述结晶性氧化物半导体薄膜含有锗、硅、钛、锆、钒或铌。
- 一种功率集成二极管芯片结构及其制作方法-201910306433.2
- 张少锋;周仲建 - 成都方舟微电子有限公司
- 2019-04-16 - 2019-06-28 - H01L29/04
- 本发明公开了一种功率集成二极管芯片结构及其制作方法，该结构包括从下至上依次层叠的下金属层、衬底、外延层、阱区、多晶硅层和正面金属层；位于外延层上部的阱区导电类型与外延层相反；多晶硅层与阱区通过氧化层进行隔离，多晶硅层分为N型区域和P型区域；在多晶硅层上部设置有介质层，介质层上方是正面金属层；通过上述半导体结构将电路中多个元器件集成于同一芯片中，使制作的半导体器件体积小，有利于小型化集成，且成本低。
- 半导体装置、倒相电路、驱动装置、车辆以及升降机-201610124548.6
- 清水达雄;饭岛良介 - 株式会社东芝
- 2016-03-04 - 2019-06-28 - H01L29/04
- 本发明的实施方式的半导体装置具备：具备第一面的SiC层；绝缘层；以及SiC层的第一面与绝缘层之间的区域，该区域含有Be(铍)、Mg(镁)、Ca(钙)、Sr(锶)、Ba(钡)之中的至少一个元素，元素的浓度峰的半值全宽为1nm以下，当将在第一面上具有未与SiC层中的Si(硅)或C(碳)之中的任一个键合的键的Si(硅)和C(碳)的面密度设定为第一面密度时，元素的面密度即第二面密度为第一面密度的1/2以下。
- N面GaN基鳍式高电子迁移率晶体管及制作方法-201610297803.7
- 张金风;黄旭;安阳;张进成;郝跃 - 西安电子科技大学
- 2016-05-06 - 2019-03-26 - H01L29/04
- 本发明公开了一种N面GaN基鳍式高电子迁移率晶体管。主要解决现有小尺寸高电子迁移率晶体管栅控能力差及源、漏电阻大的问题。其自下而上包括衬底、GaN缓冲层、AlGaN势垒层、GaN沟道层、栅介质层、钝化层和源、漏、栅电极。其中缓冲层和沟道层采用N面GaN材料；AlGaN势垒层包括两层AlGaN，并且第一层AlGaN材料的Al组分逐渐变化；GaN沟道层和AlGaN势垒层组成GaN/AlGaN异质结；源、漏电极分别位于势垒层和沟道层的左、右两端；栅电极覆盖在鳍型GaN/AlGaN异质结的两侧和上方。本发明器件具有源、漏电阻小、栅泄漏电流小和栅控能力好的优点，可用作小尺寸高速低功耗器件。
- 半导体晶片和用于处理半导体晶片的方法-201510283585.7
- M·金勒;G·施密特;M·斯波恩;M·卡恩;J·斯泰恩布伦纳;R·K·乔施 - 英飞凌科技股份有限公司
- 2015-05-28 - 2019-02-15 - H01L29/04
- 根据各种实施例，一种半导体晶片可以包括：包括集成电路结构的半导体本体；以及形成在该集成电路结构之上和/或形成在该集成电路结构中的至少一个四面体非晶碳层，该至少一个四面体非晶碳层可以包括大于大致0.4的sp3杂化碳的物质量分数和小于大致0.1的氢的物质量分数。
- 自对准二维晶体材料场效应半导体器件及其制备方法-201510967906.5
- 王刚;李平;张庆伟 - 电子科技大学
- 2015-12-22 - 2019-01-04 - H01L29/04
- 自对准二维晶体材料场效应半导体器件及其制备方法，属于半导体器件技术领域。本发明的半导体器件包括栅电极区、源电极区和漏电极区，其特征在于，还包括二维晶体材料层，所述二维晶体材料层连接源电极和漏电极，且跨过栅电极区的局部，二维晶体材料层和其下方的栅电极区之间为栅介质氧化层。使用本发明的自对准工艺可自动实现器件栅电极与源和漏电极位置的对准，从而大大减小了栅与源和漏电极的覆盖电容，这对于提高器件工作频率具有重要意义。另一方面，栅与源和漏电极自对准的器件结构大大降低了栅电极与源电极之间以及栅电极与漏电极之间的沟道层即二维晶体材料的寄生电阻，这同样有利于提高器件的工作频率。
- 半导体器件及其制造方法-201510387601.7
- 山崎舜平 - 株式会社半导体能源研究所
- 2010-11-17 - 2018-12-25 - H01L29/04
- 半导体器件及其制造方法。半导体器件包括在绝缘表面上的包括结晶区的氧化物半导体层、与该氧化物半导体层相接触的源电极层和漏电极层、覆盖该氧化物半导体层、该源电极层、以及该漏电极层的栅绝缘层、以及在与结晶区交迭的区域中的栅绝缘层上的栅电极层。结晶区包括其c‑轴与基本垂直于氧化物半导体层的表面的方向对齐的晶体。
- 一种硅衬底上N极性面高频GaN整流器外延结构-201721781485.8
- 王文樑;李国强;李筱婵;李媛 - 华南理工大学
- 2017-12-19 - 2018-09-28 - H01L29/04
- 本实用新型公开了硅衬底上N极性面高频GaN整流器外延结构，包括在硅衬底上依次生长的非掺杂N极性面GaN缓冲层、碳掺杂N极性GaN层、非掺杂N极性面AlxGa1‑xN层、非掺杂N极性面AlN插入层、非掺杂N极性面GaN层、N极性InGaN层；其中x＝0.3～0.8。本实用新型在硅衬底上N极性面高频GaN整流器外延结构能够提高AlxGa1‑xN/GaN异质结界面质量，有效提高后期制备GaN整流器高频性能并有效减小增强型器件制备难度。
- 包含硫族原子的半导体器件和制造方法-201510370090.8
- G·施密特 - 英飞凌科技股份有限公司
- 2015-06-29 - 2018-08-14 - H01L29/04
- 本发明的各个实施例涉及包含硫族原子的半导体器件和制造方法。半导体器件包括具有第一表面和平行于该第一表面的第二表面的单晶半导体本体。该半导体本体包含磷族原子和/或氢原子的本底掺杂和硫族原子。硫族原子的浓度至少为1E12cm‑3。硫族原子与本底掺杂的原子之比在1:9至9:1范围内。
- 用于改进垂直场效应器件的封装的器件体系结构和方法-201380071298.9
- T.E.哈林顿;R.K-C.杨 - D3半导体有限公司
- 2013-11-26 - 2018-06-29 - H01L29/04
- 公开了半导体场效应器件，其利用与八边形或逆八边形栅极沟槽组合的八边形或逆八边形深沟槽超结。场效应器件实现了改进的封装密度、改进的电流密度以及改进的导通电阻，同时保持与本地的光掩模处理的45°角度的倍数的可兼容性，并且具有良好地特征化的（010）、（100）以及（110）（及其等效的）硅侧壁表面，用于选择性的外延重新填充以及栅极氧化，从而导致改进的可缩放性。通过使每个侧壁表面的相对长度变化，可以在没有附加的处理步骤的情况下实现具有不同阈值电压的器件。将沟槽与变化的侧壁长度混合还考虑到选择性外延重新填充期间的应力平衡。
- 氮化物半导体外延晶片以及场效应型氮化物晶体管-201310027953.2
- 田中丈士;金田直树;成田好伸 - 住友化学株式会社
- 2013-01-24 - 2018-01-12 - H01L29/04
- 本发明提供一种可以抑制电流崩塌的氮化物半导体外延晶片以及场效应型氮化物晶体管。氮化物半导体外延晶片（200）具备SiC基板（101）、形成在SiC基板（101）上的GaN层（103）和形成在GaN层（103）上的AlGaN层（104），GaN层（103）具有纤锌矿型的晶体结构，GaN层（103）的c轴方向的晶格常数c与GaN层（103）的a轴方向的晶格常数a的比c/a为1.6266以下。
- 晶体管及电子设备-201680019156.1
- 山崎舜平;下村明久 - 株式会社半导体能源研究所
- 2016-03-18 - 2017-12-15 - H01L29/04
- 本发明的目的之一是使半导体装置具有良好的电特性或者提供一种可靠性高的半导体装置。半导体装置是包括第一氧化物膜的晶体管。第一氧化物膜包含铟、元素M以及锌，第一氧化物膜包括铟、元素M以及锌的原子数比满足铟元素M锌＝xbybzb的区域。xbybzb满足(1‑α1)(1+α1)m1或(1‑α2)(1+α2)m2，α1为‑0.43以上且0.18以下，α2为‑0.78以上且0.42以下，m1及m2大于0.7且1以下。
- 碳化硅外延-201710218892.6
- P·阔德 - 砧半导体有限公司
- 2012-10-23 - 2017-12-08 - H01L29/04
- 一种方法，所述方法包括提供单晶体硅晶片(11)，该单晶体硅晶片具有主表面(17)，该主表面支撑掩蔽层(24)，例如，二氧化硅或多晶硅，该掩蔽层具有窗口(25)，该窗口用来暴露硅晶片的对应区域，在晶片的暴露区域上形成碳化硅种子区域(30)，例如通过形成碳并且将该碳转化为碳化硅，和在所述碳化硅种子区域上生长单晶体碳化硅(31)。因此，单晶体碳化硅能够选择性地形成在硅晶片上，这可以有助于避免晶片翘曲。
- 一种P型多晶硅沟槽结构的肖特基二极管-201720378020.1
- 高盼盼;代萌;顾嘉庆 - 上海格瑞宝电子有限公司
- 2017-04-12 - 2017-12-01 - H01L29/04
- 本实用新型公开了一种P型多晶硅沟槽结构的肖特基二极管，所述沟槽内部通过多晶硅淀设满，且所述多晶硅为P型掺杂多晶硅。本实用新型将传统的沟槽肖特基结构沟槽内部的氧化层和N型多晶硅的填充方式用P型多晶硅替代，达到降低大电流下开启电压的目的，通过调节多晶硅掺杂浓度，能达到提高击穿电压的效果。
- 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置-201310722877.7
- 张慧娟 - 京东方科技集团股份有限公司
- 2013-12-24 - 2017-11-07 - H01L29/04
- 本发明公开了一种低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置，用于解决采用现有的ELC技术制备的多晶硅薄膜均匀性较差的问题。本发明提供的制备方法包括在基板上形成缓冲层；通过构图工艺，在基板的缓冲层上形成非晶硅层，该非晶硅层包括多个凸起结构以及位于该多个凸起结构四周的部分被刻蚀掉的刻蚀区域；以及对非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜。本发明实施例中，由于形成的非晶硅层中包括多个凸起结构，该些凸起结构在后续晶化过程中作为形核中心，能够均匀形核，从而保证了多晶硅晶粒的均匀分布，增大了晶粒的尺寸。
- 低温多晶硅薄膜及其制备方法、晶体管-201310728614.7
- 张隆贤 - 深圳市华星光电技术有限公司
- 2013-12-25 - 2017-11-03 - H01L29/04
- 本发明公开了一种低温多晶硅薄膜的制备方法，包括生长非晶硅薄膜层的步骤，首先在所述非晶硅薄膜层上生长一氧化硅层；然后在所述氧化硅层上制备多个凹形弧面，所述凹形弧面可使垂直照射于所述氧化硅层的激光束发生折射；最后采用准分子激光束从所述氧化硅层照射到所述非晶硅薄膜层上，使所述非晶硅薄膜层结晶形成低温多晶硅薄膜。本发明还公开了一种由如上所述的方法制备获得的低温多晶硅薄膜以及包含该低温多晶硅薄膜的晶体管。本发明在采用准分子激光退火工艺制备低温多晶硅薄膜时，重结晶的起点和方向可控，获得较大的多晶硅晶粒。
- 半导体装置及制造半导体装置的方法-201210078793.X
- 本田达也;小俣贵嗣;野中裕介 - 株式会社半导体能源研究所
- 2012-03-23 - 2017-08-15 - H01L29/04
- 本发明涉及半导体装置及制造半导体装置的方法。一个目标是通过使用具有稳定电气特性的氧化物半导体膜来提供具有稳定电气特性的高度可靠的半导体装置。另一个目标是通过使用具有高结晶性的氧化物半导体膜来提供具有较高迁移率的半导体装置。结晶氧化物半导体膜是在其表面粗糙度减小了的绝缘膜之上形成并与之接触，由此氧化物半导体膜可以具有稳定的电气特性。相应地，可以提供具有稳定的电气特性的高度可靠的半导体装置。另外，可以提供具有较高迁移率的半导体装置。
- 一种P型多晶硅沟槽结构的肖特基二极管及其制备方法-201710235233.3
- 高盼盼;代萌;顾嘉庆 - 上海格瑞宝电子有限公司
- 2017-04-12 - 2017-07-14 - H01L29/04
- 本发明公开了一种P型多晶硅沟槽肖特基二极管，所述沟槽内部通过多晶硅淀设满，且所述多晶硅为P型掺杂多晶硅。本发明将传统的沟槽肖特基结构沟槽内部的氧化层和N型多晶硅的填充方式用P型多晶硅替代，达到降低大电流下开启电压的目的，通过调节多晶硅掺杂浓度，能达到提高击穿电压的效果。
- 在{110}＜100＞取向的衬底上的基于半导体的大面积的柔性电子器件-201610087674.9
- 阿米特·戈亚尔 - 阿米特·戈亚尔
- 2008-09-09 - 2017-05-10 - H01L29/04
- 本发明申请涉及在{110}<100>取向的衬底上的基于半导体的大面积的柔性电子器件。本文公开了新型制品和制造新型制品的方法，得到柔性的、{110}<100>或45°旋转的{110}<100>取向的、基于半导体的电子器件。所得到的制品在光伏器件、平板显示器、热光伏器件、铁电器件、发光二极管器件、计算机硬盘驱动器器件、基于磁阻的器件、基于光致发光的器件、非易失性存储器器件、介电器件、热电器件和量子点激光器件的领域中有潜在的应用。
- 用于多栅极晶体管的装置和方法-201210558875.4
- 乔治斯·威廉提斯 - 台湾积体电路制造股份有限公司
- 2012-12-20 - 2017-04-12 - H01L29/04
- 本发明公开了用于多栅极晶体管的装置和装置，其中，该装置包括具有第一晶体取向的衬底和有源区域，有源区域的上部具有第二晶体取向并且有源区域的上部在两侧被栅极结构环绕。该装置还包括被隔离区域围绕的沟槽，有源区域的上部位于隔离区域的顶面之上。
- 用于SIOX切换设备性能中的改进的多孔隙SIOX材料-201480063104.5
- J·M·图尔;G·王;杨杨;Y·吉 - 威廉马歇莱思大学
- 2014-11-19 - 2016-07-06 - H01L29/04
- 一种多孔隙存储器设备，诸如存储器或开关，可以提供顶部和底部电极，存储器材料层(例如，SiOx)被定位在电极之间。存储器材料层可以提供纳米多孔隙结构。在某些实施例中，纳米多孔隙结构可以电化学地形成，诸如通过阳极蚀刻。穿透存储器材料层的细丝的电铸可以以极低的电铸电压在内部发生而穿过该层，而不是在边缘处形成。多孔隙存储器设备也可以提供多位存储、高接通—断开比率、长高温寿命、优秀的循环耐久性、快速切换，和较低的功率消耗。
- 无结晶体管-201410375232.5
- 顾经纶 - 上海华力微电子有限公司
- 2014-07-31 - 2014-12-24 - H01L29/04
- 一种无结晶体管，涉及半导体场效应晶体管技术领域，采用SiGe作为无结晶体管的材料，Ge的加入能够提高无结晶体管的电子和空穴的迁移率，且器件的源区和漏区与沟道区中的Ge含量有差别，这种源漏异质结的结构能够提高空穴的发射速度和迁移率，同时，使用能够提高空穴迁移率的<100>晶向作为晶体管沟道的晶向，与异质结SiGe增强空穴迁移率的效果共同作用，解决纳米线晶体管迁移率过小的问题。
- 多晶硅场限环-201310177855.7
- 苏少爽 - 江西创成半导体有限责任公司
- 2013-05-10 - 2014-11-12 - H01L29/04
- 一种多晶硅场限环，在制作高压器件场限环终端时采用半绝缘多晶硅掺杂替代传统的单晶硅掺杂以改善高压器件的耐压特性。该多晶硅场限环特点在于：制作高压器件场限环终端时采用了半绝缘多晶硅掺杂。该多晶硅场限环的实现要点包括：1)采用半绝缘多晶硅制作高压器件场限环的终端结构；2)制作高压器件场限环中半绝缘多晶硅掺杂的元素及其浓度，所述掺杂的元素包括：为使耐压特性改善在多晶硅中掺加氧、氮、磷等；3)制作高压器件场限环终端时采用了半绝缘多晶硅的制作工艺流程，所述半绝缘多晶硅的制作工艺流程包括刻蚀、多晶硅淀积、及后续的保护层。
- 衬底结构和采用该衬底结构的半导体器件-201310520285.7
- 李商文;曹永真;李明宰 - 三星电子株式会社
- 2013-10-29 - 2014-10-15 - H01L29/04
- 本发明提供了一种衬底结构和采用该衬底结构的半导体器件。该衬底结构包括：衬底；成核层，形成在衬底上并且包括具有与衬底的晶格常数相差小于1%的晶格常数的III-V族化合物半导体材料；以及缓冲层，形成在成核层上并且包括第一层和第二层，其中，第一层和第二层包括具有比成核层的晶格常数大4%或更大的晶格常数的III-V族化合物半导体材料。
- 一种具有搭桥晶粒结构的多晶硅薄膜及其制备方法-201110461884.7
- 赵淑云;郭海成;王文 - 广东中显科技有限公司
- 2011-12-31 - 2014-05-07 - H01L29/04
- 本发明提供了一种多晶硅薄膜，其中薄膜中具有平行的导电带或导电线，所述导电带或导电线连接多个晶粒。本发明还提供一种制备多晶硅薄膜的方法，包括：1)形成多晶硅薄膜；2)在多晶硅薄膜上形成掩膜；3)离子注入，在多晶硅薄膜中形成掺杂的导电带或导电线。
- 一种半导体-金属-半导体叠层结构及其制备方法-201310188487.6
- 吴东平;张世理;许鹏;周祥标 - 复旦大学
- 2013-05-20 - 2013-12-25 - H01L29/04
- 本发明公开了一种半导体-金属-半导体叠层结构的制备方法，该方法通过在单晶半导体衬底上先制备超薄的单晶金属半导体化合物薄膜，再在单晶金属半导体化合物薄膜上制备单晶或多晶半导体薄膜，从而得到了由单晶半导体衬底、位于单晶半导体衬底上的超薄单晶金属硅化物薄膜、以及位于单晶金属硅化物薄膜上的单晶或多晶半导体薄膜构成的叠层结构，该方法简单可靠。
- 半导体结构、具有其的半导体器件和用于制造其的方法-201310181415.9
- M.普拉佩特;H-J.舒尔策 - 英飞凌科技奥地利有限公司
- 2013-05-16 - 2013-12-04 - H01L29/04
- 本发明涉及具有半导体结构、具有其的半导体器件和用于制造其的方法。根据实施例，一种半导体结构，包括：第一单晶半导体部分，在参考方向上具有第一晶格常数；处于所述第一单晶半导体部分上的第二单晶半导体部分，在所述参考方向上具有与所述第一晶格常数不同的第二晶格常数；以及金属层，在所述第二单晶半导体部分上形成并与所述第二单晶半导体部分相接触。
- 绝缘体上半导体结构及其制造方法-201210084498.5
- 钟汇才;赵超;梁擎擎 - 中国科学院微电子研究所
- 2012-03-27 - 2013-10-23 - H01L29/04
- 本发明的一个方面，提供一种绝缘体上半导体结构，包括：衬底(100)；晶体介质层(101)，其形成于所述衬底上；晶体器件层(102)，其形成于所述晶体介质层(101)上。相应地，本发明还提供了一种绝缘体上半导体的制造方法，该方法包括以下步骤：提供衬底(100)；在所述衬底(100)上形成晶体介质层(101)；在所述晶体介质层(101)上形成晶体器件层(102)。本发明使用体衬底或者SOI衬底作为基底，之后形成晶体介质层和晶体器件层，节约了材料，降低了成本；且本发明中的晶体介质层直接形成于衬底表面，可以减小晶体介质层的缺陷，提高SOI的质量。
- 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置-201310258582.9
- 江端一晃;笘井重和;霍间勇辉;松崎滋夫;矢野公规 - 出光兴产株式会社
- 2011-12-27 - 2013-10-16 - H01L29/04
- 一种层叠结构，其特征在于，其为包含氧化物层和绝缘层的层叠结构，其中，所述氧化物层的载流子浓度为1018/cm3以下，平均晶体粒径为1μm以上，所述氧化物层的晶体以柱状配置在所述绝缘层的表面。
- 专利分类
