[发明专利]具有化合物半导体与元素半导体的单片式异质集成的结构有效
| 申请号： | 201280047838.5 | 申请日： | 2012-09-07 |
| 公开（公告）号： | CN103843130B | 公开（公告）日： | 2017-05-31 |
| 发明（设计）人： | J·R·拉罗什;T·E·卡齐奥;W·E·霍克 | 申请（专利权）人： | 雷声公司 |
| 主分类号： | H01L21/8258 | 分类号： | H01L21/8258;H01L27/12 |
| 代理公司： | 永新专利商标代理有限公司72002 | 代理人： | 陈松涛,王英 |
| 地址： | 美国马*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构，具有化合物半导体（CS）器件，形成于结构的化合物半导体中；和元素半导体器件，形成于结构的元素半导体层中。所述结构包括具有元素半导体器件的层，布置在掩埋氧化物（BOX）层上。选择性蚀刻层布置在BOX层与用于化合物半导体器件的层之间。选择性蚀刻层实现了BOX层的选择性蚀刻，从而实现了对生长在蚀刻窗口中的化合物半导体器件的纵向和横向窗口蚀刻过程的最大程度的控制。选择性蚀刻层的蚀刻速率低于BOX层的蚀刻速率。 | ||
| 搜索关键词： | 具有 化合物 半导体 元素 单片 式异质 集成 结构 | ||
【主权项】：
一种半导体结构，包括：III‑V族化合物半导体生长支持物；布置在所述支持物上的III‑V族化合物半导体器件；电介质层；布置在所述电介质层之上的具有CMOS半导体器件的硅层；选择性蚀刻层，布置在所述电介质层与所述支持物之间；并且其中，所述选择性蚀刻层在含氟化物的等离子体蚀刻中的蚀刻速率低于所述电介质层在所述含氟化物的等离子体蚀刻中的蚀刻速率；并且其中，所述选择性蚀刻层是氧化铝(Al2O3)、或氮化铝(AlN)、或具有氧化铝(Al2O3)和氮化铝(AlN)的组合的多个层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于雷声公司，未经雷声公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201280047838.5/，转载请声明来源钻瓜专利网。
- 上一篇：用于制造二次电池的方法
- 下一篇：用以在流体中检测空气的系统及方法
- 同类专利
- 一种硅晶体管与氮化镓晶体管异构集成的方法-201711047414.X
- 吴立枢;戴家赟;孔月婵 - 中国电子科技集团公司第五十五研究所
- 2017-10-31 - 2018-04-03 - H01L21/8258
- 本发明涉及一种硅晶体管与氮化镓晶体管异构集成的方法，包括在氮化镓晶体管圆片上蒸发/溅射第一互联金属；在氮化镓晶体管圆片上旋涂一层BCB，覆盖第一互联金属，对BCB进行平坦化刻蚀，露出第一互联金属表面；在硅晶体管圆片上蒸发/溅射第二互联金属；在硅晶体管圆片上旋涂一层BCB，覆盖第二互联金属，对BCB进行平坦化刻蚀，露出第二互联金属表面；硅晶体管圆片与氮化镓晶体管圆片正面相对键合；对键合后的硅衬底进行研磨减薄；在硅衬底开孔填充第三互联金属，实现硅晶体管与氮化镓晶体管的异构集成。本发明通过互联金属微凸点与BCB混合键合的方法实现氮化镓晶体管与硅晶体管在同一圆片上的集成，使得集成芯片体积更加小型化。
- 具有化合物半导体与元素半导体的单片式异质集成的结构-201280047838.5
- J·R·拉罗什;T·E·卡齐奥;W·E·霍克 - 雷声公司
- 2012-09-07 - 2017-05-31 - H01L21/8258
- 一种半导体结构，具有化合物半导体（CS）器件，形成于结构的化合物半导体中；和元素半导体器件，形成于结构的元素半导体层中。所述结构包括具有元素半导体器件的层，布置在掩埋氧化物（BOX）层上。选择性蚀刻层布置在BOX层与用于化合物半导体器件的层之间。选择性蚀刻层实现了BOX层的选择性蚀刻，从而实现了对生长在蚀刻窗口中的化合物半导体器件的纵向和横向窗口蚀刻过程的最大程度的控制。选择性蚀刻层的蚀刻速率低于BOX层的蚀刻速率。
- 一种基于III-V族氮化镓智能功率集成电路的实现方法-201310326457.7
- 谢刚;陈琛;盛况;崔京京 - 浙江大学苏州工业技术研究院
- 2013-07-31 - 2015-02-11 - H01L21/8258
- 本发明公开了一种基于III-V族氮化镓智能功率集成电路的实现方法，本发明的半导体装置为采用III-V族半导体材料的高电子迁移率器件，通过一定的方法在利用SOI技术，将基于<111>晶向硅材料衬底的高耐压的GaN半导体器件和基于<100>晶向硅材料的低压器件进行单片功率集成的目的。该方法结构应用于基于不同材料的混合型智能功率集成电路。
- 硅基高迁移率Ⅲ-V/Ge沟道的CMOS制备方法-201310306968.2
- 周旭亮;于红艳;李士颜;潘教青;王圩 - 中国科学院半导体研究所
- 2013-07-22 - 2013-11-13 - H01L21/8258
- 一种硅基高迁移率III-V/Ge沟道的CMOS制备方法，包括：在硅衬底上生长锗层；第一次退火后，在锗层上依次生长低温成核砷化镓层、高温砷化镓层、在生长半绝缘InGaP层和砷化镓盖层，形成样品；将样品的砷化镓盖层进行砷化镓抛光工艺，将样品进行第二次退火后生长nMOSFET结构；在nMOSFET结构的表面，选区ICP刻蚀，从nMOSFET结构向下刻蚀到锗层，形成凹槽，并在凹槽内及nMOSFET结构的表面PECVD生长二氧化硅层；在选区刻蚀的位置再次进行ICP刻蚀二氧化硅层到锗层，形成沟槽；清洗样品，采用超高真空化学气相沉积的方法，在沟槽内生长锗成核层和锗顶层；对锗顶层进行抛光，并去掉nMOSFET结构上的部分二氧化硅层；在nMOSFET结构和锗顶层上进行源、漏和栅的CMOS工艺完成器件的制备。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
