“H01L21/8258”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成器件的制造方法-CN202310471064.9在审
发明人：曹子贵;梁肖;姜波;于涛 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-04-27 - 公布日： 2023-07-14 - 主分类号： H01L21/8258 文献下载
摘要：本发明提供了一种半导体集成器件的制造方法，应用于半导体技术领域。具体的，其在衬底的高压器件区中利用沉积、刻蚀以及离子注入工艺，形成P型高压阱N型高压阱，再在整个衬底的表面上形成厚度较厚的高压氧化层和硬掩膜层，再利用光刻、刻蚀以及离子注入工艺，在已形成的所述P型高压阱和所述N型高压阱的情况下，在低压器件区中形成P型低压阱和/或N型低压阱，进而避免了在形成BCD器件的低压器件区的薄栅氧时，需要采用时长大约在200s左右的湿刻工艺，先去除低压器件区中的厚栅氧化层所造成的遮蔽高压器件区的光刻胶层发生卷边、翘起甚至完全剥离，进而导致高压器件的厚栅氧暴露在该刻蚀溶液中所造成的高压器件的厚栅氧被减薄甚至完全被刻掉。
半导体集成器件制造方法

[发明专利]一种基于GaN HEMT的开关集成芯片与制作方法-CN202110059356.2有效
发明人：樊永辉;许明伟;樊晓兵 -专利权人：深圳市汇芯通信技术有限公司
申请日： 2021-01-15 - 公布日： 2023-05-19 - 主分类号： H01L21/8258 文献下载
摘要：本申请实施例公开了一种基于氮化镓高电子迁移率晶体管GaN HEMT的开关集成芯片与制作方法，包括：提供硅基GaN晶圆(包括硅基衬底和GaN外延层X)，GaN外延层X包括目标区域GaN外延层X1和非目标区域GaN外延层X2；采用刻蚀工艺去除非目标区域GaN外延层X2，在硅基衬底的上端面形成用于制作Si CMOS开关控制电路的Si CMOS器件区域；在目标区域GaN外延层X1上形成用于制作GaN HEMT开关电路的GaN HEMT器件区域。采用本申请实施例的方法，实现了在同一芯片上集成制作GaN HEMT开关电路和Si CMOS开关控制电路，提升器件集成度、减小芯片面积和成本、提升器件性能。
一种基于 gan hemt 开关集成芯片制作方法

[发明专利]单片微波集成电路前端模块-CN202180013397.6在审
发明人：马丁·安德烈亚斯·奥尔松 -专利权人：艾普诺瓦泰克公司
申请日： 2021-02-11 - 公布日： 2022-09-13 - 主分类号： H01L21/8258 文献下载
摘要：提供了一种单片微波集成电路MMIC前端模块(100)，该MMIC前端模块包括：由硅衬底(120)支撑的氮化镓结构(110)；具有发射模式和接收模式的硅基发射/接收开关(130)；发射放大器(112)，该发射放大器被配置为对要由所述MMIC前端模块发射的传出信号进行放大，其中，所述发射放大器电连接(132)到所述发射/接收开关，其中，所述发射放大器包括形成在所述氮化镓结构中的氮化镓高电子迁移率晶体管HEMT(114)；以及接收放大器(113)，该接收放大器被配置为对由所述MMIC前端模块接收的传入信号进行放大，其中，所述接收放大器电连接(133)到所述发射/接收开关，其中，所述接收放大器包括形成在所述氮化镓结构中的氮化镓HEMT(115)。
单片微波集成电路前端模块

[发明专利]石墨烯器件与GaN器件异质集成结构及制备方法-CN202110269233.1有效
发明人：蔡泉福;魏婷婷;左亚丽;朱伟超;马飞 -专利权人：浙江集迈科微电子有限公司
申请日： 2021-03-12 - 公布日： 2022-07-22 - 主分类号： H01L21/8258 文献下载
摘要：本发明提供一种石墨烯器件与GaN器件异质集成结构及制备方法，可以在GaN基单片上同时集成P型石墨烯器件和N型GaN器件，以替代传统的Si‑CMOS；插入在AlGaN势垒层和第二Al2O3层之间的第二石墨烯层可提高GaN器件的散热，同时可降低欧姆接触电阻，总体提升GaN器件性能；第一Al2O3层作为石墨烯器件的隔离埋氧层，第二Al2O3层则作为石墨烯器件与GaN器件的栅氧介质层，且所述第一Al2O3层及第二Al2O3层可直接作为石墨烯器件与GaN器件的隔离侧墙，以减少制备工艺，降低成本，提高器件质量。
石墨器件 gan 集成结构制备方法

[发明专利]一种基于GaOx-CN202210518854.3在审
发明人：刘新科;陈增发;黄正;李博;蒋忠伟;马正蓊;黄双武;朱德亮;黎晓华;徐平 -专利权人：深圳大学
申请日： 2022-05-12 - 公布日： 2022-07-08 - 主分类号： H01L21/8258 文献下载
摘要：本发明公开一种基于GaOx‑PMOS/GaN‑NMOS的CMOS反相器的制备方法：在单晶Si衬底或GaN衬底上生长掺碳或掺硅GaN缓冲层，利用光刻胶阻挡掺碳GaN缓冲层一侧的区域，并在另一侧外延生长掺Mg‑GaN形成n‑MOS沟道层，去除一侧的光刻胶，阻挡n‑MOS沟道层表面，并在去除光刻胶的表面外延生长GaOx形成p‑MOS沟道层；在n‑MOS沟道层和p‑MOS沟道层临界位置进行垂直光刻，并在形成的隔离区域生长高热导率物质，形成阻挡层；利用光刻胶阻挡，在n‑MOS沟道层表面两端用离子注入Si形成n区，在p‑MOS沟道层表面两端用离子注入Mg形成p区；在n‑MOS沟道层和p‑MOS沟道层的两端区域、阻挡层区域刻蚀部分绝缘层，沉积金属膜，剥离，退火分别得到源极和漏极，在n‑MOS沟道层和p‑MOS沟道层区域的绝缘层上剥离，退火形成栅极。
一种基于 gao base sub

[发明专利]一种基于GaOx-CN202210518928.3在审
发明人：刘新科;黄正;李博;蒋忠伟;马正蓊;陈增发;黄双武;朱德亮;黎晓华;徐平 -专利权人：深圳大学
申请日： 2022-05-12 - 公布日： 2022-07-08 - 主分类号： H01L21/8258 文献下载
摘要：本发明公开GaOx‑NMOS/GaN‑PMOS的CMOS反相器的制备方法：在Si衬底生长掺碳GaN缓冲层，用光刻胶阻挡掺碳GaN缓冲层一侧区域，在另一侧外延生长掺Si‑GaN形成p‑MOS沟道层，去除另一侧光刻胶，阻挡p‑MOS沟道层表面，在n‑MOS沟道层的部分区域进行刻蚀到掺碳GaN缓冲层，利用SiO2作为生长掩膜在刻蚀后暴露的掺碳GaN缓冲层上生长GaN形成p‑MOS沟道层，并在去除光刻胶的表面外延生长GaOx形成n‑MOS沟道层；在n‑MOS沟道层和p‑MOS沟道层临界位置进行垂直光刻，并在形成的隔离区域生长金刚石形成阻挡层；用光刻胶阻挡，在n‑MOS沟道层和p‑MOS沟道层表面分别注入Si和Mg形成n区和p区；在器件表面沉积金属膜和介质层，剥离，退火，在阻挡层区域n‑MOS沟道层和p‑MOS沟道层的两端区域得到漏极和源极，在n‑MOS沟道层和p‑MOS沟道层形成栅极。
一种基于 gao base sub

[发明专利]一种基于GaOx-CN202210518961.6在审
发明人：刘新科;李博;蒋忠伟;马正蓊;黄正;陈增发;黄双武;朱德亮;黎晓华;徐平 -专利权人：深圳大学
申请日： 2022-05-12 - 公布日： 2022-07-08 - 主分类号： H01L21/8258 文献下载
摘要：本发明实施例公开了一种基于GaOx‑GaN的CMOS反相器的制备方法，包括：在单晶Si衬底或GaN衬底上依次生长掺碳GaN缓冲层，并在掺碳或硅GaN缓冲层表面生长GaN沟道层；在垂直GaN沟道层表面的方向光刻GaN沟道层和掺碳GaN缓冲层形成隔离区域，并在隔离区域生长高热导率物质；在隔离区域两侧的GaN层表面制作凹槽，并在凹槽内沉积GaOx，并在沉积GaOx后的一侧注入Mg离子形成Mg‑GaOx；在器件表面沉积金属膜和介质层，退火，在阻挡层区域得到漏极，在GaN层的两端区域得到源极，在两侧的GaOx层和Mg‑GaOx层表面沉积金属膜和介质层，剥离，退火得到栅极。本发明形成了GaOx—GaN异质结，可以提升反相器的性能，结构更简单，散热好。
一种基于 gao base sub

[发明专利]顶层p型金刚石MOSFET与GaN HEMT单片异质集成结构及其制备方法-CN202210090222.1在审
发明人：杨凌;武玫;李仕明;侯斌;王平;吕玲;张濛;马晓华;郝跃 -专利权人：西安电子科技大学
申请日： 2022-01-25 - 公布日： 2022-05-27 - 主分类号： H01L21/8258 文献下载
摘要：本发明公开了一种顶层p型金刚石MOSFET与GaN HEMT单片异质集成结构及其制备方法，该方法包括：提供外延产品，在AlGaN势垒层远离衬底一侧的表面依次生长SiN介质层和p型金刚石层；刻蚀去除部分p型金刚石层后，在SiN介质层刻蚀源电极槽和漏电极槽，并制作HMET器件的第一源、漏电极；在p型金刚石层的表面上制作MOSFET器件的第二源、漏电极；在p型金刚石层表面沉积Al2O3，形成栅介质层；在栅介质层表面制作第二栅电极，形成顶层p型金刚石MOSFET与GaN HEMT的单片异质集成结构。本发明有利于减小器件体积，提高器件集成度；同时也调制了GaN HEMTs的热产生分布，提升器件的散热能力。
顶层金刚石 mosfet gan hemt 单片集成结构及其制备方法

[发明专利]一种器件的制备方法及其结构-CN202210063101.8在审
发明人：欧欣;孙嘉良;林家杰;游天桂 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2022-01-19 - 公布日： 2022-05-24 - 主分类号： H01L21/8258 文献下载
摘要：本申请实施例所公开的一种器件的制备方法及其结构，包括对第二衬底进行离子注入，在第二衬底的内部形成缺陷层，得到待键合结构，将待键合结构和第一衬底进行键合，得到异质衬底，将第三衬底与异质衬底进行键合，得到异质复合衬底；异质复合衬底包括待刻蚀区域、待生长区域和待制备区域；待刻蚀区域、待生长区域和待制备区域依次连接设置，在待刻蚀区域制备调制掺杂场效应晶体管结构，且在待生长区域制备隔离结构，且在待制备区域制备互补金属氧化物半导体结构，将调制掺杂场效应晶体管结构与互补金属氧化物半导体结构连接，得到器件。本申请可以兼容调制掺杂场效应晶体管和互补金属氧化物半导体，可以减小热应力。
一种器件制备方法及其结构

[发明专利]GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法-CN202210090171.2在审
发明人：武玫;李仕明;杨凌;王平;侯斌;张濛;吕玲;马晓华;郝跃 -专利权人：西安电子科技大学
申请日： 2022-01-25 - 公布日： 2022-05-13 - 主分类号： H01L21/8258 文献下载
摘要：本发明公开了一种GaN HEMTs与顶层氢终端金刚石MOSFETs集成结构及其制备方法，该方法包括：提供外延产品，并在AlGaN势垒层上生长SiN介质层和金刚石层；刻蚀去除部分金刚石层后，在SiN介质层刻蚀源电极槽和漏电极槽，并制作HEMT器件的第一源、漏电极；对金刚石层进行氢终端处理，并在氢终端金刚石上制作MOSFET器件的第二源、漏电极；在氢终端金刚石上沉积Al2O3，形成栅介质层；在SiN介质层上制作HEMT器件的第一栅电极；在栅介质层上制作MOSFET器件的第二栅电极。本发明实现了n型GaN HEMT与p型金刚石MOSFET两种器件的异质集成，有利于减小器件体积，提高集成度，为高温CMOS应用提供解决方案；同时调制了GaN HEMTs的热产生分布，提升器件散热能力。
gan hemts 顶层终端金刚石 mosfets 集成结构及其制备方法

[发明专利]一种带有pMOS栅极偏置控制电路和异质互连的GaN放大器的制备方法及器件-CN202111487786.0在审
发明人：谢雨峰;陈兴;王东;吴勇;黄永;陈瑶;林长志;邱慧嫣;李彦佐 -专利权人：西安电子科技大学芜湖研究院
申请日： 2021-12-07 - 公布日： 2022-04-12 - 主分类号： H01L21/8258 文献下载
摘要：本发明公开了一种带有pMOS栅极偏置控制电路和异质互连的GaN放大器的制备方法及器件，涉及半导体技术领域，本发明中采用BESOI衬底，能够有效地提高导热效率，增强导热性，降低寄生电容，有效降低器件结构的功耗等问题，具有一系列的优势，在本方案所设计的新结构上，由于减少了寄生电容，降低了功耗，漏电等瓶颈问题，所以，能够有效地增强GaN HEMT器件的放大效果，实现了更加优异的放大效能以及能够更好效果地使用pMOS栅极偏置控制电路。
一种带有 pmos 栅极偏置控制电路互连 gan 放大器制备方法器件

[发明专利]具有高温稳定基板界面材料的异质外延结构-CN201580080319.2有效
发明人： S·达斯古普塔;H·W·田;M·拉多萨夫列维奇;S·K·加德纳;S·H·宋;R·S·周 -专利权人：英特尔公司
申请日： 2015-06-26 - 公布日： 2022-02-18 - 主分类号： H01L21/8258 文献下载
摘要：描述了包括从设置在晶体基板之上的沟槽层中的一个或多个沟槽延伸出来的高架晶体结构的晶体异质结构。在一些实施例中，界面层设置在硅基板表面之上。所述界面层便于在一定的生长温度下从沟槽底部生长高架结构，否则所述生长温度可能使基板表面劣化并且在所述高架结构中引发更多缺陷。所述沟槽层可以设置在所述界面层之上，其中，沟槽底部使所述界面层的一部分暴露。可以从沟槽过生长具有低缺陷密度表面的任意大的合并晶体结构。诸如III‑N晶体管的器件可以被进一步形成在升高晶体结构上，而基于硅的器件(例如，晶体管)可以形成在硅基板的其它区域中。
具有高温稳定界面材料外延结构

[发明专利]III-V构造集成在IV族基材上-CN202110534154.9在审
发明人： L·维特斯;N·瓦尔登;A·M·沃克;B·库纳特;Y·莫里斯 -专利权人： IMEC非营利协会
申请日： 2021-05-17 - 公布日： 2021-11-23 - 主分类号： H01L21/8258 文献下载
摘要：一种用于在IV族基材(1)上形成III‑V构造的方法，所述方法包括：a.提供包括IV族基材(1)和其上的电介质(2)的组件，所述介电层包括底部暴露于IV族基材(1)的沟槽，b.沟槽中开始生长第一III‑V结构，c.在位于底部部分(4)顶部的沟槽外继续生长，d.在第一III‑V结构的顶部部分(5)上外延生长第二III‑V牺牲结构(6)，e.在第二III‑V牺牲结构(6)上外延生长第三III‑V结构(7,7',7”,8)，所述第三III‑V结构(7,7',7”,8)包括：ii.顶部III‑V层，f.使顶部层的第一部分(8')与其第二部分(8')物理断开，以及g.使第二III‑V牺牲结构(6)与液体蚀刻介质接触。
iii 构造集成 iv 基材

[发明专利]GaN HEMT和Si-CMOS单片集成方法-CN202011613237.9在审
发明人：樊永辉;许明伟;樊晓兵 -专利权人：深圳市汇芯通信技术有限公司
申请日： 2020-12-30 - 公布日： 2021-05-07 - 主分类号： H01L21/8258 文献下载
摘要：本发明提供了一种GaN HEMT和Si‑CMOS单片集成方法，所述方法包括以下步骤：步骤S100，在硅衬底上外延生长GaN外延层结构；步骤S200，蚀刻所述GaN外延层结构形成GaN HEMT器件区域和Si‑CMOS器件区域；步骤S300，在GaN HEMT器件区域制备GaN HEMT；步骤S400，在Si‑CMOS器件区域制备Si‑CMOS。本发明通过蚀刻GaN外延层结构形成GaN HEMT器件区域和Si‑CMOS器件区域，以在同一衬底上制备GaN HEMT和Si‑CMOS，实现GaN HEMT和Si‑CMOS的集成在同一芯片上，GaN HEMT和Si‑CMOS单片集成的总体芯片面积小，性能优越，成本低。
gan hemt si cmos 单片集成方法

[发明专利]半导体结构及其形成方法-CN201610941517.X有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-11-01 - 公布日： 2020-11-27 - 主分类号： H01L21/8258 文献下载
摘要：一种半导体结构及其形成方法，所述方法包括：提供包括NMOS区域和PMOS区域的基底，NMOS区域基底为III－V族化合物基底，PMOS区域基底为含锗基底；在NMOS区域基底上形成第一高K栅介质层；采用氧化工艺在PMOS区域基底上形成界面层；在界面层和第一高K栅介质层上形成第二高K栅介质；在第二高K栅介质层上形成金属层。本发明可以在将第二高K栅介质层厚度调整至足以改善PMOS区域的栅漏电流问题的基础上，通过调整所述第一高K栅介质层的厚度，使所述NMOS区域的等效栅氧厚度也足以改善NMOS区域的栅漏电流问题。
半导体结构及其形成方法

1
2
下一页»
尾页
共 23 条