[发明专利]一种微波单片集成电路中的金属布线层结构及其制备方法有效
| 申请号： | 200910307518.9 | 申请日： | 2009-09-23 |
| 公开（公告）号： | CN101661921A | 公开（公告）日： | 2010-03-03 |
| 发明（设计）人： | 蒲颜;罗卫军;陈晓娟;魏珂;刘新宇 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L23/52 | 分类号： | H01L23/52;H01L23/522;H01L21/768 |
| 代理公司： | 北京市德权律师事务所 | 代理人： | 王建国 |
| 地址： | 100029北京市朝*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种微波单片集成电路中的金属布线层结构及其制备方法，属于集成电路技术领域。所述金属布线层结构设置在第一Si3N4层和第二Si3N4层之间，包括第一Ti层、设置在第一Ti层上的Ni层、设置在Ni层上的第二Ti层、设置在第二Ti层上的Au层、以及设置在Au层上的第三Ti层。本发明金属布线层结构中的金属Ni在通过ICP刻蚀衬底后，可以保护布线层及以上部分，使得MMIC背孔工艺可以顺利进行，并且这种结构中的上下两层金属Ti改善了与Si3N4介质层的粘附性，提高了电容的性能，同时整个结构对电容值的影响不大，金属Ni上面一层金属Ti的引入可以改善金属Ni与金属Au的粘附性不好的问题。 | ||
| 搜索关键词： | 一种 微波 单片 集成电路 中的 金属 布线 结构 及其 制备 方法 | ||
【主权项】：
1.一种微波单片集成电路中的金属布线层结构，所述金属布线层结构设置在第一Si3N4层(106)和第二Si3N4层(107)之间，其特征在于，所述金属布线层结构包括第一Ti层(101)、设置在所述第一Ti层(101)上的Ni层(102)、设置在所述Ni层(102)上的第二Ti层(103)、设置在所述第二Ti层(103)上的Au层(104)、以及设置在所述Au层(104)上的第三Ti层(105)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910307518.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种含益生菌和胶原蛋白的复合饮料及其制备方法
- 下一篇：一种风草鱼制备方法
- 同类专利
- 电源系统集成电路的边缘互连封装-201580045536.8
- 詹森·M·库里克;道格拉斯·霍普金斯 - 印第安纳集成电路有限责任公司
- 2015-07-17 - 2019-11-01 - H01L23/52
- 公开了一种包括第一和第二微芯片的集成电路封装系统。每个微芯片包含顶面、底面、制造在所述顶面上的一个或多个绗缝封装节结、以及一个或多个底面连接器。该系统还包括基板，第一和第二微芯片安装到该基板。第一和第二微芯片经由绗缝封装节结而连接。
- 用于多芯片封装件中管芯间互连的混合冗余方案-201610402624.5
- D·豪;D·帕蒂尔;A·拉赫曼;J·E·舒尔兹 - 阿尔特拉公司
- 2016-06-08 - 2019-10-25 - H01L23/52
- 本申请提供带有多个集成电路管芯的集成电路封装件。多芯片封装件可以包含主管芯，其经由管芯间封装互连耦合至一个或一个以上从管芯。可以实现混合(即，主动和被动)互连冗余方案以帮助修复潜在的故障互连以提高组件合格率。在必要时，通过将备用驱动器块选择性地切换至使用，运送正常用户信号的互连可以使用主动冗余方案来修复。另一方面，运送加电重置信号、初始化信号和用于同步在主管芯和从管芯之间的操作的其它关键控制信号的互连可以通过针对每个关键信号使用两条或两条以上复制导线利用被动冗余方案来支持。
- 一种新型功率器件-201920219242.8
- 王书昶;吉爱华;孙智江 - 海迪科（南通）光电科技有限公司
- 2019-02-21 - 2019-08-30 - H01L23/52
- 本实用新型涉及一种新型功率器件，包括衬板，该衬板上设置有倒装芯片，所述倒装芯片具有P电极和N电极，且采用免引线键合技术将各倒装芯片的电极互连；在所述衬板的上端设置有塑料外壳，所述塑料外壳的上部外端面上设置有与塑料外壳连通的栅极、发射极和集电极，且所述塑料外壳的上部内端面通过环氧树脂固定连接有PCB板，所述PCB板上设置有电路；在所述PCB板一端的下端面设有母排电极，且所述母排电极与PCB板垂直设置，所述PCB板的另一端与衬板焊接固定，所述塑料外壳与衬板之间还设置有包裹倒装芯片及母排电极的硅胶。本实用新型的优点在于：本实用新型功率器件能够提高工作电流、成品率、可靠性且减小体积。
- 晶片级封装(WLP)的浮置UBM焊球上的电感器设计-201580008222.0
- Y·K·宋;Y·朴;X·张;R·D·莱恩;A·哈德吉克里斯托斯 - 高通股份有限公司
- 2015-02-11 - 2019-08-20 - H01L23/52
- 一种晶片级封装(WLP)上的电感器设计无需削减管芯上的焊球，因为这些焊球形成了电感器的一部分。该电感器上的一个端子耦合至该管芯，另一个端子耦合至该管芯上的单个焊球，并且机械接触该电感器的其余焊球保持电浮置。结果所得的器件具有更好的电感、直流(DC)电阻、板级可靠性(BLR)和品质因数(Q)。
- 具有两种贯通连接部的连接器块以及包括连接器块的电子装置-201611094799.0
- T·迈尔;K·普雷塞尔;M·沃伊诺夫斯基 - 英飞凌科技股份有限公司
- 2016-12-02 - 2019-08-13 - H01L23/52
- 电子装置(710)包括半导体封装结构(770)，半导体封装结构(770)具有第一主表面区域(772)和第二主表面区域(774)并包括半导体芯片(712)和连接器块(600)，半导体芯片(712)包括位于第二主表面区域(774)内的至少一个芯片垫(714)，连接器块(600)包括至少一个第一导电贯通连接部(602)和至少一个第二导电贯通连接部(604)，至少一个第一导电贯通连接部(602)和至少一个第二导电贯通连接部(604)以不同的横截面积(A1，A2)在第一主表面区域(772)与第二主表面区域(774)之间延伸并与半导体芯片(712)并排布置。
- 一种半导体存储模块及其制作方法-201610981072.8
- 陆原;陈峰 - 华进半导体封装先导技术研发中心有限公司
- 2016-11-08 - 2019-08-09 - H01L23/52
- 本发明实施例公开了一种半导体存储模块及其制作方法，所述半导体存储模块包括自下而上依次堆叠的控制芯片组和至少两个存储芯片组,相邻的两个存储芯片组的第一重布线层通过层间导电柱电连接,控制芯片组的第二重布线层与相邻的存储芯片组通过区域间导电柱电连接，存储芯片组包括依次堆叠的至少两个存储芯片，和位于至少两个存储芯片下方的第一复合绝缘层，至少两个存储芯片的第一层内导电柱错开预设角度，以与第一重布线层电连接，控制芯片组包括控制芯片，和位于控制芯片下方的第二复合绝缘层，控制芯片的第二层内导电柱与第二重布线层电连接。综上，可以提高存储模块的存储能力和控制能力，减小存储模块尺寸，以及实现存储模块的晶圆级制造。
- 堆叠的半导体器件及其形成方法-201610209073.0
- 陈宪伟;叶德强;黄立贤 - 台湾积体电路制造股份有限公司
- 2016-04-06 - 2019-07-19 - H01L23/52
- 提供了堆叠的半导体器件及其形成方法。在管芯上形成接触焊盘。钝化层毯式沉积在接触焊盘上方。随后地，图案化钝化层以形成第一开口，第一开口暴露出接触焊盘。缓冲层毯式沉积在钝化层和接触焊盘上方。随后地，图案化缓冲层以形成第二开口，第二开口暴露出第一组接触焊盘。第一导电支柱形成在第二开口中。导电线和第一导电支柱同时形成在缓冲层上方，导电线的端终终止于第一导电支柱。外部连接件结构形成在第一导电支柱和导电线上方，第一导电支柱将接触焊盘电连接至外部连接件结构。本发明实施例涉及堆叠的半导体器件及其形成方法。
- 半导体器件结构-201611126433.7
- 高敏峰;杨敦年;刘人诚;林政贤;黄薰莹 - 台湾积体电路制造股份有限公司
- 2016-12-09 - 2019-07-16 - H01L23/52
- 本发明实施例提供了一种半导体器件结构。半导体器件结构包括具有第一表面和第二表面的半导体衬底。半导体衬底具有有源区。半导体衬底掺杂有具有第一类型导电性的第一掺杂剂。有源区邻近第一表面并掺杂有具有第二类型导电性的第二掺杂剂。半导体衬底包括位于第二表面上方并掺杂有具有第一类型导电性的第三掺杂剂的掺杂的层。在一些实施例中，掺杂的层中的第三掺杂剂的第一掺杂浓度大于半导体衬底中的第一掺杂剂的第二掺杂浓度。半导体器件结构包括位于掺杂的层上方的导电凸块。本发明实施例涉及半导体器件结构。
- 半导体封装件-201811250307.1
- 孙永训;崔桢焕;玄锡勋 - 三星电子株式会社
- 2018-10-25 - 2019-06-28 - H01L23/52
- 提供了一种半导体封装件。该半导体封装件包括：第一层，包括第一半导体芯片和第一通孔；第一再分布层，设置在第一层的表面上，并且包括第一‑第一布线和第二‑第一布线；以及第二层，包括第二半导体芯片，并且堆叠在第一层上。第一半导体芯片包括第一‑第一缓冲器，第一‑第一缓冲器电连接在第一‑第一布线与第二‑第一布线之间。
- 半导体封装组件-201610182901.6
- 林子闳;彭逸轩;萧景文 - 联发科技股份有限公司
- 2016-03-28 - 2019-05-03 - H01L23/52
- 本发明公开了一种半导体封装组件，以将电子元件(如无源元件)嵌入于重布线结构内。其中，该半导体封装组件包括半导体封装体，且该半导体封装体包括：重布线结构，具有第一表面及与其相对的第二表面；半导体裸芯片，设置于该第一重布线结构的该第一表面上；模塑化合物，设置于该第一重布线结构的该第一表面上，且围绕该第一半导体裸芯片；以及电子元件，嵌入于该第一重布线结构内，且经由该第一重布线结构电性耦接至该第一半导体裸芯片。
- 整流器件及肖特基二极管-201820914767.9
- 全新;谭林山;范新愿 - 深圳市晶导电子有限公司
- 2018-06-13 - 2019-04-12 - H01L23/52
- 本实用新型涉及一种肖特基二极管，包括VDMOS管，VDMOS管的正面覆盖有将VDMOS管的源极和栅极短接的金属层、且该金属层作为肖特基二极管正极，VDMOS管的漏极金属电极作为肖特基二极管负极；还涉及一种整流器件，包括引线框架和芯片，引线框架包括承载芯片的本体以及第一管脚、第二管脚、第三管脚，第二管脚与本体电连接，芯片包括第一VDMOS芯片和第二VDMOS芯片，第一VDMOS芯片和第二VDMOS芯片均形成上述肖特基二极管结构，且第一VDMOS芯片和第二VDMOS芯片采用共阴连接结构或共阳连接结构以实现整流。上述肖特基二极管和整流器件，均是通过对VDMOS改进所得，可有效地降低器件的功耗。
- 具有线性和非线性导电通路的异构互连-201811131140.7
- 周珍;梁太荣;林国松;郑聆;杜大桥 - 英特尔公司
- 2018-09-27 - 2019-04-05 - H01L23/52
- 本文中公开了具有非线性导电通路的电互连，以及相关的装置和方法。在一些实施例中，电互连可以包括将顶部导电部分和底部导电部分电耦合的非线性导电通路。在一些实施例中，电互连可以包括非线性导电通路，该非线性导电通路传播电信号，该电信号生成具有与电磁波传播方向正交的电场的电磁场。在一些实施例中，电互连可以包括非线性导电通路部分和线性导电通路部分。还公开的是包括具有非线性导电通路的电互连的连接器。在一些实施例中，连接器可以包括第一电互连，该第一电互连具有生成第一电磁场的非线性导电通路；以及第二电互连，该第二电互连具有生成与第一电磁场正交的第二电磁场的线性导通路。
- 一种可扩展型无源寻址LED微显示器件-201610263299.9
- 滕东东;王钢;刘立林;杨浩;吴明洋 - 中山大学
- 2016-04-26 - 2019-04-05 - H01L23/52
- 本发明公开了一种可扩展型无源寻址LED微显示器件的结构和制备技术方案，所述的LED微显示器件包括LED微型像素阵列和无源寻址型硅基驱动基板。在LED阵列中实现行LED像素点的n电极互连，在硅基基板上实现列LED像素点的P电极互连。然后通过倒装焊接的方式实现LED阵列和硅基基板的键合。另外，通过在LED像素点的透明电极上涂覆全波段可见光二次辐射材料，使用红绿蓝对位分布式像素点滤色片覆盖，或使用单色二次辐射材料对位分布式涂覆；通过行列扫描寻址供电微LED像素点，获得蓝紫光辐射，激发二次辐射材料，获得全波段可见光，通过滤色片获得三原色，或者通过直接激发单色二次辐射材料获得，从而达到微显示的目的。这种方法制备出的微显示器件能够达到微型、低压低电流驱动、彩色显示、寿命长等优点。
- 功率分配网络(PDN)中交错的功率结构-201580022321.4
- R·D·莱恩;Y·李;C·D·裴恩特;R·K·藏 - 高通股份有限公司
- 2015-04-28 - 2019-03-22 - H01L23/52
- 一些新颖特征涉及包括第一金属层和第二金属层的集成器件。第一金属层包括第一组区域。第一组区域包括集成器件的功率分配网络(PDN)的第一网络列表结构。第二金属层包括第二组区域。第二组区域包括集成器件的PDN的第二网络列表结构。在一些实现中，第二金属层进一步包括：包括集成器件的PDN的第一网络列表结构的第三组区域。在一些实现中，第一金属层包括：包括集成器件的PDN的第三网络列表结构的第三组区域。第三组区域与第一金属层的第一组区域是不重叠的。
- 多功率芯片的功率封装模块及功率芯片单元的制造方法-201510548984.1
- 王涛;赵振清;鲁凯;李锃;曾剑鸿 - 台达电子企业管理（上海）有限公司
- 2015-08-31 - 2019-03-15 - H01L23/52
- 本发明公开了多功率芯片的功率封装模块及功率芯片单元的制造方法，多功率芯片的功率封装模块包括功率芯片单元，包括至少两个并行设置的功率芯片和连接两个功率芯片的连接体；基板，承载功率芯片单元，基板包括金属层，金属层与功率芯片单元电性连接；密封层，将安置于基板上的功率芯片单元与周边环境隔离，实现功率芯片单元的密封；连接体和密封层的材料各为不同的绝缘材料，两个并行设置的功率芯片之间的间隔小于等于预设宽度，连接体填充于间隔之中连接且绝缘两个并行设置的功率芯片。在封装过程中可以一次贴装多个芯片，提高贴装效率，而且缩短功率芯片间距，减小功率芯片之间的寄生电感，利于降低芯片的最大结温，提高功率封装模块的可靠性。
- 具有嵌入式电感器或变压器的集成电路-201810913625.5
- B·J·梅勒;R·穆霍帕迪亚 - 德克萨斯仪器股份有限公司
- 2018-08-13 - 2019-03-05 - H01L23/52
- 在所描述的示例中，集成电路(图3A中的305)包括：半导体基板(图3A中的308)，该半导体基板具有第一表面和相对的第二表面；至少一个电介质层(图3A中的314)，该至少一个电介质层位于半导体基板的第一表面之上；至少一个电感线圈(图3A中的310)，该至少一个电感线圈位于至少一个电介质层中，具有由线圈空间隔开的多个线圈绕组，至少一个电感线圈位于定向在平行于半导体基板的第一表面的第一方向上的平面中，至少一个电感线圈通过至少一个电介质层的一部分与半导体基板电隔离；以及沟槽(322)，该沟槽(322)在相对于第一方向成一定角度的第二方向上延伸到半导体基板，沟槽(322)位于电感线圈之下并且填充有电介质替代材料。
- 封装上封装堆叠封装构件-201610003082.4
- 施信益;施能泰 - 美光科技公司
- 2016-01-04 - 2019-02-26 - H01L23/52
- 本发明公开了一种封装上封装(PoP)堆叠封装构件，包括一底部芯片封装以及一上部芯片封装，叠设于所述底部芯片封装上。其中底部芯片封装包括一中介层，具有一第一面以及一相对第一面的第二面；至少一有源芯片，通过多个第一凸块安装在第一面，且位于一芯片接合区域内；至少一穿硅通孔(TSV)芯片，安装在第一面，位于芯片接合区域旁的一周边区域内，其中TSV芯片包括至少一TSV连接结构，通过周边区域内的多个第二凸块安置在第一面上；一模塑料，设于第一面，覆盖有源芯片及TSV芯片；以及多个焊接锡球，设于第二面。
- 封装上封装构件-201610102721.2
- 施信益;施能泰 - 美光科技公司
- 2016-02-25 - 2019-01-04 - H01L23/52
- 本发明公开了一种封装上封装构件，包含有一下芯片封装，包含有：一中介层，其具有一第一面以及相对所述第一面的一第二面；至少一芯片，通过多数个导电栓塞设置在所述第一面的一芯片安装区域内；一模塑料，设于所述第一面，邻近所述至少一芯片；多数个周边凸块结构，位于一周边区域内，且贯穿所述模塑料，其中各所述周边凸块结构包含一埋入在所述模塑料内的导电柱体以及一直接堆叠在所述导电柱体的部分穿模通孔；多数个锡球，设置在所述第二面上；及一上芯片封装，设置在所述下芯片封装之上，连接所述多数个周边凸块结构。
- 半导体装置、半导体装置制造方法和半导体单元-201410421921.5
- 横山孝司;梅林拓 - 索尼公司
- 2014-08-25 - 2018-12-11 - H01L23/52
- 本发明提供了半导体装置、半导体装置制造方法和半导体单元。所述半导体装置包括：半导体基板，所述半导体基板具有彼此面对的第一表面和第二表面，并且具有元件区和隔离区，所述元件区包括所述第一表面中的晶体管，并且所述隔离区包括围绕所述元件区的元件隔离层；以及接触插塞，所述接触插塞在所述半导体基板的所述隔离区中从所述第一表面延伸至所述第二表面。本发明在确保设计的灵活性的同时，能够实现更高的集成度。
- 具有用于防止逆向工程的特征的半导体器件-201480004534.X
- 威廉·埃利·撒克;罗伯特·弗朗西斯·滕采尔;迈克尔·克林顿·霍克 - 威瑞斯蒂公司
- 2014-01-03 - 2018-12-07 - H01L23/52
- 期望设计并且制造对抗现代逆向工程技术的电子芯片。公开了允许设计难以使用现代拆卸技术进行逆向工程的方法和器件。所公开的器件使用具有相同几何形状但具有不同电压电平的器件以形成不同逻辑器件。替代地，本公开使用具有不同的几何形状和相同的操作特性的器件。另外，公开了使用这些器件设计芯片的方法。
- 一种堆叠式封装结构及其工艺方法-201610193304.3
- 刘恺;王亚琴 - 江苏长电科技股份有限公司
- 2016-03-30 - 2018-11-09 - H01L23/52
- 本发明涉及一种堆叠式封装结构及其工艺方法，所述结构包括第一封装体（1）和第二封装体（2），所述第一封装体（1）包括第一基板（14）和第一芯片（16），所述第一基板（14）包括第一铜柱（11），所述第一基板上方的第一塑封料（17）上表面对应第一铜柱（11）的位置设置有开孔（18），所述第一铜柱（11）顶部设置有锡球（13），所述第二封装体（2）包括第二基板（19）、第二芯片（20）和第二塑封料（21），所述第二基板（19）下表面上设置有第二铜柱（12），所述第二铜柱（12）插装于第一塑封料（17）上的开孔（18）中。本发明一种堆叠式封装结构及其工艺方法，使回焊时的锡球能避免发生桥接现象，以提升产品的良率。
- 半导体器件-201410345745.1
- 杨芸;李绍彬;王成诚 - 中芯国际集成电路制造（上海）有限公司
- 2014-07-18 - 2018-10-23 - H01L23/52
- 本申请公开了一种半导体器件。该半导体器件包括：源线；字线，与源线平行设置；字线接触孔结构，与字线垂直相交设置，且字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置。该半导体器件中，通过将字线接触孔结构与字线相交形成的接触面靠近字线上远离源线的一侧边缘设置，从而增加了字线接触孔与源线之间的距离，并减小了字线接触孔结构和源线之间的寄生电容，进而提高了半导体器件的击穿电压。
- 可重构磁感应连接衬底和可重构磁性器件-201680058603.4
- 伍荣翔;方向明;单建安 - 深圳线易科技有限责任公司
- 2016-04-13 - 2018-09-28 - H01L23/52
- 提供一种可重构磁感应连接衬底和可重构磁性器件，要解决的技术问题是提高集成磁性器件的性能，降低制造的难度，提高应用灵活性。该可重构磁感应连接衬底，在第二衬底(102)内设有构成磁性器件的结构，用于与其它衬底的金属线电连接后，形成集成磁性器件。该可重构磁性器件，第一衬底(101)的表面第一金属线(103)电连接第二衬底(102)，第二衬底(102)内设有构成磁性器件的结构，用于与第一金属线(103)电连接后，形成集成磁性器件。与现有技术相比，将对磁性器件性能影响最大的部分集成在不同于集成电路芯片衬底的第二衬底(102)上，提高了磁性器件的性能，有利于对两者分别进行生产工艺的优化，实现对磁性器件的重构，极大的提高磁性器件使用的灵活性。
- 键合晶圆结构及其制备方法-201610372757.2
- 胡思平;朱继锋;董金文;陈赫 - 武汉新芯集成电路制造有限公司
- 2016-05-30 - 2018-09-21 - H01L23/52
- 本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆结构及其制备方法，通过于UTS结构上方保留挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题，并将位于相邻的UTS结构之上的挡光金属层之间进行隔断设计，以保证每个UTS成独立单元来降低漏电，从而为UTS结构在三维集成的更广泛应用打下基础。
- 叠层封装结构-201310332206.X
- 林志伟;黄晖闵;洪艾蒂;蔡钰芃;郑明达;刘重希 - 台湾积体电路制造股份有限公司
- 2013-08-01 - 2018-08-28 - H01L23/52
- 本发明提供了叠层封装结构，其中，一种器件包括：安装在底部封装件上的顶部封装件，底部封装件包括多个互连部件，并且底部封装件包括形成在底部封装件第一面上的多个第一凸块；半导体管芯，接合在底部封装件的第二面上，半导体管芯通过互连部件电连接至第一凸块，并且半导体管芯位于顶部封装件和底部封装件之间；以及形成在顶部封装件和底部封装件之间的底部填充层。
- 含La、纳米Ni的三维封装芯片堆叠互连材料-201510476848.6
- 张亮;孙磊;郭永环 - 江苏师范大学
- 2015-08-06 - 2018-08-17 - H01L23/52
- 本发明公开了含La、纳米Ni的三维封装芯片堆叠互连材料，属于芯片互连材料领域。该互连材料的稀土元素La含量为0.01～0.5％，纳米Ni颗粒为2～6％，其余为In。首先采用机械研磨制备In‑La中间合金粉末，其次混合In‑La粉末、In粉末、混合松香树脂、触变剂、稳定剂、活性辅助剂和活性剂并充分搅拌，最后添加纳米Ni颗粒，充分搅拌制备膏状含La和纳米Ni颗粒的互连材料，采用精密丝网印刷和回流焊工艺在芯片表面制备凸点，在一定压力(1MPa～10MPa)和温度(170℃～260℃)条件下实现三维空间的芯片垂直互连，形成高强度互连焊点。本互连材料具有高可靠性，可用于三维封装芯片堆叠。
- 一种3D芯片堆叠的含Ce、纳米Co的互连材料-201510478768.4
- 张亮;孙磊;郭永环 - 江苏师范大学
- 2015-08-06 - 2018-08-17 - H01L23/52
- 本发明公开了一种3D芯片堆叠的含Ce、纳米Co的互连材料，属于芯片互连材料领域。该互连材料的稀土元素Ce含量为0.01～0.5％，纳米Co颗粒为1～5％，其余为In。首先制备In‑Ce中间合金粉末，其次混合In‑Ce粉末、In粉末、混合松香树脂、触变剂、稳定剂、活性辅助剂和活性剂并充分搅拌，最后添加纳米Co颗粒，充分搅拌制备膏状含Ce和纳米Co颗粒的互连材料，采用精密丝网印刷和回流焊工艺在芯片表面制备凸点，在一定压力(1MPa～10MPa)和温度(170℃～260℃)条件下实现三维空间的芯片垂直互连，形成高强度互连焊点。本互连材料具有高可靠性，可用于三维封装芯片堆叠。
- 有直接铜键合衬底和集成无源部件的功率半导体模块和集成功率模块-201510718077.7
- O·霍尔菲尔德;J·赫格尔;G·贝尔;M·霍伊;G·迈耶-伯格 - 英飞凌科技股份有限公司
- 2015-10-29 - 2018-08-14 - H01L23/52
- 本发明的各实施例涉及具有直接铜键合衬底和集成无源部件的功率半导体模块以及集成功率模块。一种功率半导体模块包括：直接铜键合(DCB)衬底，DCB衬底具有：陶瓷衬底；第一铜金属化结构，其键合至陶瓷衬底的第一主要表面上；以及第二铜金属化结构，其键合至陶瓷衬底的与第一主要表面相对的第二主要表面上。该功率半导体模块进一步包括：功率半导体裸片，其附接第一铜金属化结构；无源部件，其附接第一铜金属化结构，第一隔离层，第一结构化金属化层，其在第一隔离层上；以及多个第一导电过孔，其通过第一隔离层从第一结构化的金属化层延伸至功率半导体裸片和无源部件。还提供了一种集成功率模块、以及一种制造该集成功率模块的方法。
- 一种集成电路封装用互连铝带-201721466364.4
- 不公告发明人 - 广州市斯得电子有限公司
- 2017-11-06 - 2018-07-13 - H01L23/52
- 本实用新型公开了一种集成电路封装用互连铝带，其结构包括耐温表层、推平板、铝带圈、油膏层、护套、松套管、缓冲盘、轴承、粘胶层，所述推平板设在缓冲盘侧方截面且采用过盈配合，所述推平板由锯齿、骨架、紧固件、支架、固定弹簧、轴盘、夹板组成，本实用新型一种集成电路封装用互连铝带，在缓冲盘表面的基础上增加一个推平板，将骨架与夹板沿着固定弹簧往两侧扳开，然后再把骨架通过支架穿过缓冲盘侧方截面上方进行固定，转动轴盘将夹板平靠在铝带圈侧方截面上，在粘黏硬件时由轴盘带动夹板呈水平直线左右摆动，将铝带抚平粘贴在硬件上，避免产生皱纹而导致漏电，然后再通过锯齿进行切割。
- 铜柱附连基板-201480014113.5
- N·夏海迪 - 德克萨斯仪器股份有限公司
- 2014-03-10 - 2018-07-03 - H01L23/52
- 本申请公开一种电子组装件，其包括具有介电层(212)和覆盖在介电层(212)上的阻焊层(230)的铜柱附连基板(210)。阻焊层(230)具有多个阻焊开口(232)。多条平行的迹线(214、220、222)被形成在介电层(212)上。每条迹线(214、220、222)具有第一端部分(262)、第二端部分(264)和中间部分(266)。每条迹线(214、220、222)的第一和第二端部分(262、264)被阻焊层(230)覆盖，并且中间部分(266)被设置在阻焊开口(232)内。每个中间部分(266)在其上具有至少一个导电涂覆层(216、218)，并且具有从介电层(212)到至少一个导电涂覆层(216、218)中的最顶端一个测量的高度，该高度至少与阻焊层(230)厚度一样大。
- 专利分类
