“崔桢焕”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果72个，建议您升级VIP下载更多相关专利

[发明专利]用于三电平脉冲幅度调制信令的发送器和接收器及包括该发送器和接收器的系统-CN202211636997.0在审
发明人：薛昶圭;金成来;吴致成;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-12-14 - 公布日： 2023-10-27 - 主分类号： H04L1/00 文献下载
摘要：一种发送器，包括：编码器，被配置为将输入数据信号的第一数量的二进制输入比特划分为第一比特组和第二比特组，通过基于第一比特组的值不同地操纵第一比特组和第二比特组来生成第一中间比特组和第二中间比特组，并且通过对第一中间比特组和第二中间比特组进行编码来生成第一符号组和第二符号组，第一符号组和第二符号组中的每一个包括多个符号，并且多个符号中的每一个具有三个不同的电压电平。该发送器包括：驱动器，被配置为通过将第一符号组和第二符号组级联来生成输出数据信号。
用于电平脉冲幅度调制发送接收器包括系统

[发明专利]能够对差分输出信号进行偏移补偿的差分放大器和包括其的自适应连续时间线性均衡器-CN202211616393.X在审
发明人：庾修焕;金曜汉;安贤优;李宰杰;文龙三;玄知桓;崔桢焕 -专利权人：三星电子株式会社;首尔市立大学产学协力团
申请日： 2022-12-12 - 公布日： 2023-10-17 - 主分类号： H03F1/32 文献下载
摘要：一种自适应连续时间线性均衡器(CTLE)，包括：CTLE单元，包括输入端子和输出端子；低通滤波器，被配置为分别输出低频带差分信号，该低频带差分信号是通过对差分输出信号分别进行低通滤波而获得的；以及误差放大器，被配置为放大低频带差分信号之间的差，并输出该放大后的差作为控制电压。CTLE单元包括：第一晶体管和第二晶体管，每个晶体管包括输入端子和输出端子；以及偏移补偿器，被配置为根据控制电压来调节供电电压源与输出端子之间的电势差。
能够输出信号进行偏移补偿差分放大器包括自适应连续时间线性均衡器

[发明专利]具有校准机制的设备-CN201910623281.9有效
发明人：贾森·M·约翰逊;崔桢焕 -专利权人：美光科技公司
申请日： 2019-07-11 - 公布日： 2023-09-29 - 主分类号： G11C29/02 文献下载
摘要：本申请案涉及一种具有校准机制的设备。设备包含：ZQ连接，其经配置以针对ZQ校准过程提供参考电阻电平，所述ZQ校准过程在多个裸片中的对应一者处调谐与输入/输出信号相关联的一或多个电阻电平；一或多个从裸片，其经配置以实施所述ZQ校准过程或其一部分；主裸片，其经配置以实施所述ZQ校准过程或其一部分；及校准通道，其经配置以在所述主裸片与所述从裸片中的一或多者之间传达信号，以用于在实施所述ZQ校准过程时跨越所述连接裸片协调对所述ZQ连接的存取，其中所述多个裸片包含所述主裸片及所述一或多个从裸片。
具有校准机制设备

[发明专利]将输入信号转换为数字值的电子装置及其操作方法-CN202310056718.1在审
发明人：卢坰夋;朴宰佑;郭明保;禹济众;崔桢焕 -专利权人：三星电子株式会社
申请日： 2023-01-17 - 公布日： 2023-09-12 - 主分类号： G06F3/05 文献下载
摘要：提供了将输入信号转换为数字值的电子装置及其操作方法。所述电子装置可以包括：模数转换器电路，响应于时钟信号将输入信号的电平转换为数字输入值；振荡器，生成所述时钟信号；第一均衡电路，通过使所述数字输入值均衡来生成数字输出信号；第一检相器电路，检测所述数字输出信号的相位并且生成数字相位值；环路滤波器，基于所述数字相位值生成第一数字输出值；第二均衡电路，通过使所述数字输入值均衡来生成数字中间值；以及第二检相器电路，检测所述数字中间值的相位并且生成第二数字输出值。所述振荡器可以基于所述第一数字输出值和所述第二数字输出值调整所述时钟信号的频率。
输入信号转换数字电子装置及其操作方法

[发明专利]半导体装置、半导体存储器装置和偏移校准方法-CN202211087709.0在审
发明人：林伯镇;赵英喆;朴勝振;李斗馥;崔荣暾;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-07 - 公布日： 2023-07-25 - 主分类号： G11C11/4074 文献下载
摘要：公开了一种半导体装置、一种半导体存储器装置和一种偏移校准方法。根据实施例的半导体装置包括：多个采样器电路，被配置为接收多个偏移时钟信号或多个分频时钟信号，并且响应于多个分频时钟信号中的每个对数据信号进行采样。校准电路将第一偏移时钟信号施加到第一采样器电路，将具有与第一偏移时钟信号的相位相反的相位的第二偏移时钟信号施加到第二采样器电路，并且基于响应于第一偏移时钟信号而输出的第一采样器电路的输出来产生用于调整第一采样器电路的偏移的第一偏移调整信号。
半导体装置存储器偏移校准方法

[发明专利]调节占空比的存储器装置和具有存储器装置的存储器系统-CN201910001529.8有效
发明人：文大植;车吉勋;吴起硕;李昶教;崔娟圭;崔桢焕;河庆洙;玄锡勋 -专利权人：三星电子株式会社
申请日： 2019-01-02 - 公布日： 2023-06-30 - 主分类号： G11C11/4063 文献下载
摘要：公开一种调节占空比的存储器装置和具有存储器装置的存储器系统。一种存储器装置包括：时钟接收器，被配置为：从存储器控制器接收用于在数据写入操作期间接收写入数据的写入时钟；占空比监视器，被配置为：通过监视写入时钟的占空比生成第一监视信息；占空比调节器，被配置为：响应于占空比控制信号，调节写入时钟的占空比并且输出调节的写入时钟。存储器装置将第一监视信息提供给存储器控制器，并且从存储器控制器接收使用第一监视信息生成的占空比控制信号。
调节存储器装置具有系统

[发明专利]并串接口电路以及具有其的发送装置-CN202211567454.8在审
发明人：申殷昔;郑宇哲;高正昊;郭明保;朴宰佑;任善宰;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-12-07 - 公布日： 2023-06-13 - 主分类号： G06F13/38 文献下载
摘要：提供了一种并串接口电路以及具有其的发送装置。所述并串接口电路包括：均衡器，其用于将奇数数据延迟半个周期，并顺序地生成奇数前置数据、奇数主数据和奇数后置数据，并且将偶数数据延迟半个周期，并顺序地生成偶数前置数据、偶数主数据和偶数后置数据；最终并串转换器，其用于顺序地且交替地选择所述偶数前置数据和所述奇数前置数据以生成前置数据，顺序地且交替地选择反相奇数主数据和反相偶数主数据以生成反相主数据，并且顺序地且交替地选择所述偶数后置数据和所述奇数后置数据以生成后置数据；以及驱动器，其用于驱动所述前置数据以生成前置数据电平，驱动所述反相主数据以生成反相主数据电平，并且驱动所述后置数据以生成后置数据电平。
接口电路以及具有发送装置

[发明专利]半导体装置-CN202211481210.8在审
发明人：林伯镇;赵英喆;朴胜振;李斗馥;崔荣暾;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-11-24 - 公布日： 2023-05-30 - 主分类号： G11C7/10 文献下载
摘要：提供了一种半导体装置，该半导体装置包括：校准码生成器电路，其被配置为根据外部条件的变化生成校准码；第一驱动器电路，其被配置为输出具有通过校准码控制的阻抗值的数据信号；加重控制电路，其被配置为利用数据信号生成加重数据信号，并且根据操作频率改变校准码，以生成加重码；和第二驱动器电路，其被配置为以通过加重码控制的阻抗值输出加重数据信号。
半导体装置

[发明专利]包括偏移补偿电路的接收器-CN202211499985.8在审
发明人：金柱彦;金泰亨;朴胜振;玄知桓;郭明保;崔桢焕 -专利权人：三星电子株式会社;南洋理工大学
申请日： 2022-11-28 - 公布日： 2023-05-30 - 主分类号： H04L25/06 文献下载
摘要：一种接收器包括：差分信号生成器，其接收单端信号，并且基于单端信号、参考信号和一对补偿信号来生成具有正信号和负信号的差分信号；一对充电电路，其在时钟信号的逻辑低时段中将第一节点和第二节点充电至电源电平；一对放电电路，其在时钟信号的逻辑高时段中分别根据正信号的电平和负信号的电平对第一节点和第二节点进行放电；比较器，其将第一节点和第二节点的信号电平进行比较，并且输出差分信号的偏移检测信号；以及偏移补偿器，其将各自基于偏移检测信号调整的参考信号和一对补偿信号输出到差分信号生成器。
包括偏移补偿电路接收器

[发明专利]偏移检测器电路、接收器和补偿偏移的方法-CN202211511979.X在审
发明人：金柱彦;金泰亨;朴胜振;玄知桓;郭明保;崔桢焕 -专利权人：三星电子株式会社;南洋理工大学
申请日： 2022-11-29 - 公布日： 2023-05-30 - 主分类号： H04B1/30 文献下载
摘要：提供偏移检测器电路、接收器、以及补偿差分信号发生器的偏移的方法。偏移检测器电路包括：数字信号寄存器，其存储基于单端PAM‑N信号生成的数字信号中的在最近的M个信号时段中接收的M个单位数字信号，M是自然数，N是奇数；比较器，其输出基于PAM‑N信号从差分信号发生器生成的差分信号中包括的一对信号的比较信号；比较结果寄存器，其存储比较信号中的与最近的M个信号时段相对应的M个单位比较信号；模式检测器，其在M个单位数字信号与预定信号模式匹配时输出检测信号；以及偏移检查器，其响应于检测信号来检查M个单位比较信号的模式，并且当M个单位比较信号的模式与预定偏移模式匹配时输出偏移检测信号。
偏移检测器电路接收器补偿方法

[发明专利]存储设备以及用于校准该设备和制造该设备的方法-CN202211128836.0在审
发明人：金周焕;朴俊容;卞辰瑫;申光燮;申殷昔;赵泫润;崔荣暾;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-16 - 公布日： 2023-05-09 - 主分类号： G11C7/10 文献下载
摘要：一种方法包括：使用初始上拉代码和初始下拉代码测量第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路的线性度，第一上拉电路、第二上拉电路和第三上拉电路中的每一个上拉电路具有基于相应的上拉代码而确定的相应的电阻值，并且第一下拉电路、第二下拉电路和第三下拉电路中的每一个下拉电路具有基于相应的下拉代码而确定的相应的电阻值，以及基于测量结果确定校准设置指示器，该校准设置指示器指示包括第一上拉电路、第二上拉电路、第三上拉电路、第一下拉电路、第二下拉电路和第三下拉电路在内的发送驱动器的校准方法。
存储设备以及用于校准制造方法

[发明专利]存储器装置、主机装置和操作存储器装置的方法-CN202211012386.9在审
发明人：金周焕;李受哲;卞辰瑫;申殷昔;崔荣暾;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-08-23 - 公布日： 2023-05-05 - 主分类号： G11C7/22 文献下载
摘要：提供了存储器装置、主机装置和操作存储器装置的方法。所述存储器装置包括：数据信号生成器，被配置为将数据信号提供给发送驱动器；发送驱动器，被配置为基于数据信号输出具有第一信号电平至第三信号电平中的任意一个的多电平信号；命令解码器，被配置为从存储器装置的外部接收反馈信号并且对反馈信号进行解码；数据信号控制器，被配置为基于命令解码器的解码结果调整数据信号；和驱动强度控制器，被配置为基于命令解码器的解码结果调整第一信号电平至第三信号电平中的至少一个。
存储器装置主机操作方法

[发明专利]用于接收多电平信号的接收器及包括其的存储器件-CN202211090209.2在审
发明人：李晛燮;申殷昔;崔荣暾;尹彰秀;赵泫润;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-07 - 公布日： 2023-04-21 - 主分类号： G11C7/10 文献下载
摘要：提供了一种用于接收多电平信号的接收器及包括其的存储器件。接收多电平信号的接收器包括前置放大器电路、限幅器电路和译码器电路。前置放大器电路基于输入数据信号和多个参考电压来生成多个中间数据信号。限幅器电路基于多个中间数据信号和时钟信号来生成多个判定信号。译码器电路基于多个判定信号来生成输出数据。前置放大器电路包括第一电路和第二电路。第一电路基于输入数据信号和多个参考电压中的一个参考电压来生成多个中间数据信号中的一个中间数据信号，并且具有第一结构。第二电路基于输入数据信号和多个参考电压中的另一个参考电压来生成多个中间数据信号中的另一个中间数据信号，并且具有与第一结构不同的第二结构。
用于接收电平信号接收器包括存储器件

[发明专利]延迟电路和包括该延迟电路的时钟误差校正装置-CN202211222707.8在审
发明人：李晛燮;申殷昔;崔荣暾;朴俊容;赵泫润;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-10-08 - 公布日： 2023-04-14 - 主分类号： H03K5/156 文献下载
摘要：一种用于时钟信号的延迟电路，包括第一信号发生器、第一反相电路、第二信号发生器和第二反相电路。第一信号发生器被配置为基于延迟码生成多个第一开关信号。第一反相电路包括多个第一反相器，其分别响应于多个第一开关信号而选择性地开启，并且被配置为调节时钟信号的第一边沿和第二边沿两者的第一延迟时间。第二信号发生器被配置为基于占空比码生成多个第二开关信号。第二反相电路包括多个第二上拉单元和多个第二下拉单元，多个第二上拉单元中的相应的第二上拉单元或多个第二下拉单元中的相应的第二下拉单元响应于多个第二开关信号中的相应的第二开关信号而选择性地开启。第二反相电路被配置为调节时钟信号的第一边沿、第二边沿、或第一边沿和第二边沿两者的第二延迟时间。
延迟电路包括时钟误差校正装置

[发明专利]接收多电平信号的流水线结构接收器和包括其的存储装置-CN202211198159.X在审
发明人：李晛燮;申殷昔;崔荣暾;尹彰秀;赵泫润;崔桢焕 -专利权人：三星电子株式会社
申请日： 2022-09-29 - 公布日： 2023-04-11 - 主分类号： G11C7/10 文献下载
摘要：一种接收多电平信号的接收器，包括采样保持电路、第一模数转换电路和第二模数转换电路、以及数模转换电路。采样保持电路通过对输入数据信号进行采样和保持来生成采样数据信号。第一模数转换电路基于输入数据信号和多个参考电压中的第一选择参考电压产生输出数据的第一位。数模转换电路基于输出数据的第一位从多个参考电压中选择至少一个附加选择参考电压。第二模数转换电路基于采样数据信号和至少一个附加选择参考电压产生输出数据的至少一个附加位。
接收电平信号流水线结构接收器包括存储装置

1
2
3
4
5
下一页»
尾页
共 72 条