[发明专利]一种叠层栅快闪存储单元及其制造方法有效
| 申请号： | 01110197.0 | 申请日： | 2001-03-29 |
| 公开（公告）号： | CN1378271A | 公开（公告）日： | 2002-11-06 |
| 发明（设计）人： | 吕联沂 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239;H01L27/10 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明为一种叠层栅快闪存储单元及其制造方法,它包含一U－型浮置栅,一控制栅,及两者间的一内多晶硅氧化三明治层。叠层栅闪存储单元的制造步骤为在硅基底沉积穿遂氧化层与第一多晶硅层,离子注入第一多晶硅层,经后续沉积氧化层、沉积氮化物层、蚀刻平板印刷工艺(微影制程),进行蚀刻、化学机械研磨平坦化与回蚀,形成第一多晶叠层结构,第二多晶硅层和多晶硅间隙壁,及第三多晶硅层和控制栅。 | ||
| 搜索关键词： | 一种 叠层栅快 闪存 单元 及其 制造 方法 | ||
【主权项】：
1.一种叠层栅快闪存储单元制造方法，其特征是：包括下列步骤：(a)在一硅基底上沉积一穿遂氧化层与一第一多晶硅层，然后离子注入该第一多晶硅层；(b)在该第一多晶硅层上沉积一第一氧化层，然后再沉积一氮化物层，接着对该第一多晶硅层进行微影制程，以形成一第一多晶硅叠层结构；(c)对该硅基底进行蚀刻，以在该硅基底中至少产生一浅沟渠，接着沉积一第二氧化层以填满该浅沟渠；(d)进行化学机械研磨平坦化与回蚀氧化层，以去除超出该浅沟渠部分的该第二氧化层；(e)沉积一第二多晶硅层，然后离子注入该第二多晶硅层，并蚀刻该第二多晶硅层，用以在该第一多晶硅叠层结构的侧壁上形成一第二多晶硅间隙壁；(f)以湿蚀刻去除该氮化物层，接着以湿浸泡去除在该第一多晶硅层顶部的该第一氧化层，其中，该第二多晶硅间隙壁与该第一多晶硅层形成一U-型三度空间浮置栅；以及(g)沉积一内多晶硅介电膜与一第三多晶硅层，接着对该第三多晶硅层进行蚀刻平板印刷工艺，用以从该第三多晶硅层中形成一控制栅；(h)其中该内多晶硅介电膜与该控制栅配合该浮置栅的U-型三度空间轮廓，因此可增大在该控制栅与该浮置栅之间的面积交叠部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01110197.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 存储装置及电子设备-202180024777.X
- 大贯达也;池田隆之 - 株式会社半导体能源研究所
- 2021-03-17 - 2022-11-15 - H01L21/8239
- 提供一种存储容量大且功耗低的存储装置。该存储装置包括第一层及含有第一层的第二层，第一层包括电路，第二层包括第一存储单元。电路包括将信号供应到第一存储单元的位线驱动电路及/或字线驱动电路。第一存储单元包括第一晶体管、第二晶体管、导电体以及MTJ元件。此外，MTJ元件包括自由层。自由层与导电体电连接，第一晶体管的第一端子与第二晶体管的第一端子通过导电体电连接。此外，自由层位于导电体上方。电路包括在沟道形成区域中含有硅的晶体管，第一晶体管及第二晶体管各自的沟道形成区域包含金属氧化物。
- 磁壁利用型模拟存储元件以及磁壁利用型模拟存储器-201780009225.5
- 佐佐木智生 - TDK株式会社
- 2017-04-14 - 2022-10-25 - H01L21/8239
- 本发明所涉及的磁壁利用型模拟存储元件(100)具备：磁壁驱动层(1)，具有磁壁(DW)、第1区域(1a)、第2区域(1b)、位于第1区域与第2区域之间的第3区域(1c)；磁化固定层(5)，经由非磁性层(6)被设置于第3区域；下部电极层(4)，在第3区域的设置有磁化固定层的第1面的相反的第2面上被设置于从俯视图看与磁化固定层相重叠的位置。
- 存储器单元和存储器单元阵列-202180017026.5
- 冈干生;山口一树;木野将志;土井崇成;盛一正成;渡边敬;笠原则一 - 索尼半导体解决方案公司
- 2021-01-29 - 2022-10-14 - H01L21/8239
- 本公开的存储器单元阵列包括布置在第一方向和与第一方向不同的第二方向上的多个存储器单元11。存储器单元11中的每一个包括电阻可变型的非易失性存储器元件和电连接到非易失性存储器元件的选择晶体管TR。选择晶体管TR在半导体层60中提供的活性区域80中形成。活性区域80的至少一部分与在半导体层60中提供的元件隔离区域81接触。元件隔离区域的表面81位于比活性区域80的表面低的位置。
- 磁性装置-202180015269.5
- 加藤侑志;与田博明;大泽裕一;与田朋美 - YODA-S株式会社
- 2021-03-22 - 2022-10-04 - H01L21/8239
- 根据实施方式，磁性装置包含第一导电构件及第一层叠体。第一导电构件包含第一部分、第二部分及第一部分与所述第二部分之间的第三部分。从第一部分朝向第二部分的方向沿着第一方向。第一层叠体包含第一磁性层、第一对置磁性层、第一非磁性层、第一中间磁性层及第一中间非磁性层。第一中间磁性层在与第一方向交叉的第二方向上位于第三部分与第一对置磁性层之间。第一磁性层在第二方向上位于第一中间磁性层与第一对置磁性层之间。第一中间非磁性层位于第一中间磁性层与第一磁性层之间。第一非磁性层位于所述第一磁性层与第一对置磁性层之间。所述第一中间磁性层的总磁化量比第一磁性层的总磁化量小。
- 三维存储器及其制造方法、存储系统-202210629722.8
- 孙超;许文山;甘程;王欣;江宁;薛磊 - 长江存储科技有限责任公司
- 2022-06-02 - 2022-09-27 - H01L21/8239
- 本公开涉及一种三维存储器及其制造方法、存储系统。该制造三维存储器的方法包括：在第一半导体层形成鳍式场效应晶体管，包括：形成鳍式结构，鳍式结构包括沿远离第一半导体层的方向交替堆叠的牺牲部和沟道部，在远离第一半导体层的方向的垂面内，鳍式结构包括第一有源区、第二有源区和栅极区；在栅极区形成栅极结构；在第一有源区和第二有源区分别形成第一有源结构和第二有源结构，第一有源结构和第二有源结构中的至少一者包括沿远离第一半导体层的方向交替堆叠的第一掺杂层和第二掺杂层；形成与鳍式场效应晶体管电连接的第一键合层；在第二半导体层形成三维存储结构，并形成与三维存储结构电连接的第二键合层；将第一键合层与第二键合层键合。
- 反熔丝单元、反熔丝存储器件及其制造方法-202210761888.5
- 凌周轩;余快;梁肖;孙琪 - 上海华虹宏力半导体制造有限公司
- 2022-06-29 - 2022-09-23 - H01L21/8239
- 本发明提供一种反熔丝单元、反熔丝存储器件及其制造方法，所述反熔丝存储器件的制造方法包括：提供一衬底；在第一阱区上形成反熔丝栅结构；形成图形化的掩模层，覆盖反熔丝栅结构及其两侧的第一阱区；执行轻掺杂离子注入工艺；去除第一掩模层，执行源漏离子注入工艺，以在反熔丝栅结构两侧的第一阱区中形成源漏掺杂区，反熔丝栅结构两侧的源漏掺杂区在所述第一阱区形成穿通。本发明中，通过在反熔丝栅结构两侧的阱区不形成源漏轻掺杂区而直接形成源漏掺杂区，利用该源漏掺杂区形成穿通，增大读取电流，从而减少因读出电流较小所引起的缺陷，以提高制造良率，并且相较于其他解决方案，还具有简单易行、低成本的效果。
- 半导体结构及其制备方法-202210664748.6
- 林超 - 长鑫存储技术有限公司
- 2022-06-14 - 2022-09-09 - H01L21/8239
- 本申请涉及一种半导体结构及其制备方法。半导体结构的制备方法，包括：提供半导体衬底，半导体衬底内具有隔离沟槽，隔离沟槽跨越外围区与阵列区；于隔离沟槽内以及半导体衬底上方形成第一栅极材料层，第一栅极材料层中含有金属离子；对第一栅极材料层进行图形化处理，以得到第一栅极中间层，第一栅极中间层位于外围区，且由半导体衬底上方延伸至隔离沟槽内；于隔离沟槽内填充隔离结构。本申请实施例可以有效改善外围区先形成的结构在阵列区的制造过程中对阵列区造成污染的问题。
- SRAM单元及包括SRAM单元的存储器和电子设备-202210174390.9
- 朱慧珑 - 中国科学院微电子研究所
- 2019-09-23 - 2022-06-24 - H01L21/8239
- 公开了一种制造静态随机存取存储(SRAM)单元的方法。根据实施例，该方法可以包括：在衬底上依次设置第一组的第一源/漏层、沟道层和第二源/漏层以及第二组的第一源/漏层、沟道层和第二源/漏层的叠层；在该叠层上形成硬掩模层，包括用于限定SRAM单元中晶体管的主体部分以及主体部分之间的、用于限定SRAM单元中互连结构的连接部分，连接部分的线宽小于主体部分的线宽；利用硬掩模层，在第二组的沟道层和第二源/漏层中限定下拉晶体管和通过门晶体管的有源区；利用硬掩模层，在第二组的第一源/漏层和第一组的第二源/漏层中限定第一互连结构和第二互连结构；以及利用硬掩模层，在第一组的沟道层和第一源/漏层中限定上拉晶体管的有源区。
- 制造半导体器件的方法-202110855896.1
- 李东训;金定焕;朴美性;张晶植;崔元根 - 爱思开海力士有限公司
- 2021-07-28 - 2022-06-03 - H01L21/8239
- 提供了一种制造半导体器件的方法。该方法可以包括：形成堆叠；通过将堆叠图案化形成初步阶梯结构；通过蚀刻初步阶梯结构形成第一阶梯结构、第二阶梯结构、以及开口，该开口位于第一阶梯结构与第二阶梯结构之间；形成钝化层，该钝化层填充开口并且覆盖第一阶梯结构；以及通过使用钝化层作为蚀刻阻挡层蚀刻第二阶梯结构来形成第三阶梯结构。
- 用于形成存储器装置的方法以及相关联装置及系统-202110712321.4
- M·B·杰普森 - 美光科技公司
- 2021-06-25 - 2022-03-01 - H01L21/8239
- 本文公开制造存储器装置的方法以及相关联系统及装置。在一个实施例中，一种制造存储器装置的方法包含：(a)移除绝缘材料的一部分以界定凹槽；(b)在所述凹槽中形成存储器堆叠；及(c)蚀刻所述存储器堆叠以界定多个存储器元件。在一些实施例中，所述方法可进一步包含在所述绝缘材料的剩余部分中形成导电孔，及形成将所述导电孔电耦合到所述存储器元件中的对应者的金属化结构。
- 一种半导体结构及其制造方法-202111036002.2
- 张纪稳;崔助凤;阳清 - 晶芯成（北京）科技有限公司
- 2021-09-06 - 2021-12-21 - H01L21/8239
- 本发明公开了一种半导体结构及其制造方法，包括：提供一衬底，所述衬底包括逻辑区和存储区；依次形成第一半导体层、第二半导体层于所述衬底上；并在所述逻辑区上形成第一沟槽隔离结构，在所述存储区上形成第二沟槽隔离结构；移除所述第二半导体层，并对所述存储区和所述逻辑区的衬底分别进行离子植入，形成第一类型阱和第二类型阱；之后在所述逻辑区上的所述第一半导体层上沉积第三半导体层，并移除所述第一半导体层和所述第三半导体层，以形成深度不同的第一凹陷和第二凹陷，且所述第一凹陷小于所述第二凹陷。通过本发明提供的一种半导体结构及其制造方法，可改善半导体结构的质量。
- 半导体装置以及半导体装置的制造方法-201980089932.9
- 水上翔太;大贯达也;山崎舜平 - 株式会社半导体能源研究所
- 2019-11-20 - 2021-08-31 - H01L21/8239
- 提供一种可以实现微型化或高集成化的半导体装置。本发明的一个方式是一种包括晶体管的半导体装置，晶体管包括第一导电体、第一导电体上的第一绝缘体、第一绝缘体上的设置有槽部的氧化物、配置在氧化物中的不与槽部重叠的区域的第二导电体及第三导电体、位于第二导电体与第三导电体间且配置在氧化物的槽部的第二绝缘体以及第二绝缘体上的第四导电体，第四导电体的底面低于第二导电体的底面及第三导电体的底面，在看晶体管的沟道长度的截面时，槽部的底面的端部具有曲率。
- 电阻变化型非易失性存储元件及使用了其的电阻变化型非易失性存储装置-201980085823.X
- 安原隆太郎;藤井觉;三河巧;姫野敦史;西尾宪吾;宫崎刚英;秋永广幸;内藤泰久;岛久 - 新唐科技日本株式会社
- 2019-08-06 - 2021-08-06 - H01L21/8239
- 电阻变化型非易失性存储元件(20)具备第一电极(2)、第二电极(4)和电阻变化层(3)，该电阻变化层(3)夹在第一电极(2)与第二电极(4)之间，并且基于施加于两电极之间的电信号而使电阻值可逆地变化。电阻变化层(3)具有第一电阻变化层(3c)和第二电阻变化层(3d)，该第一电阻变化层(3c)是由缺氧型的第一金属氧化物构成的，该第一金属氧化物由第一金属元素和氧形成，该第二电阻变化层(3d)由第一金属元素、与第一金属元素不同的第二金属元素和氧形成，并且由缺氧度与第一金属氧化物不同的复合氧化物构成。复合氧化物的缺氧度比第一金属氧化物的缺氧度小，复合氧化物在室温下的氧扩散系数比由第一金属元素和氧形成并且缺氧度与复合氧化物的缺氧度相等的第二金属氧化物在室温下的氧扩散系数小。
- 磁记录层、磁畴壁移动元件和磁记录阵列-201980066337.3
- 大田实;柴田龙雄 - TDK株式会社
- 2019-10-03 - 2021-06-04 - H01L21/8239
- 本实施方式涉及的磁记录层在内部具有磁畴壁且含有稀有气体元素。
- 半导体装置以及半导体装置的制造方法-201980066151.8
- 山崎舜平;神保安弘;石川纯;手塚祐朗;掛端哲弥 - 株式会社半导体能源研究所
- 2019-10-17 - 2021-05-18 - H01L21/8239
- 提供一种具有良好的电特性的半导体装置。该半导体装置包括第一氧化物、第一氧化物上的第一导电体及第二导电体、第一导电体上的第一绝缘体、第二导电体上的第二绝缘体、第一绝缘体及第二绝缘体上的第三绝缘体、在第一氧化物上配置在第一导电体与第二导电体之间的第二氧化物、第二氧化物上的第四绝缘体、第四绝缘体上的第三导电体、接触于第三绝缘体的顶面、第二氧化物的顶面、第四绝缘体的顶面及第三导电体的顶面的第五绝缘体、嵌入到形成在第一绝缘体、第三绝缘体及第五绝缘体中的开口中且与第一导电体接触的第四导电体、以及嵌入到形成在第二绝缘体、第三绝缘体及第五绝缘体的开口中且与第二导电体接触的第五导电体，其中，第三绝缘体在与第四导电体的界面附近及与第五导电体的界面附近具有其氮浓度高于第三绝缘体的其他区域的区域。
- 存储元件、半导体装置、磁记录阵列和存储元件的制造方法-201980062719.9
- 积田淳史;盐川阳平 - TDK株式会社
- 2019-03-28 - 2021-05-04 - H01L21/8239
- 本发明的存储元件具有：第1铁磁性层；第2铁磁性层；非磁性层，其在第1方向上被所述第1铁磁性层和所述第2铁磁性层夹持；第1配线，其沿与所述第1方向不同的第2方向延伸，在所述第1方向上与所述非磁性层夹持所述第1铁磁性层；和电极，其在所述第1方向上由至少一部分与所述非磁性层夹持所述第2铁磁性层，所述电极与所述第2铁磁性层的侧面的至少一部分相接。
- 非易失性半导体存储装置及其制造方法-201980060555.6
- 野田光太郎 - 铠侠股份有限公司
- 2019-02-15 - 2021-04-23 - H01L21/8239
- 根据本申请的实施方式，非易失性半导体存储装置具备多个第一布线层、多个第二布线层和存储单元，上述多个第一布线层沿第一方向延伸，上述多个第二布线层在多个第一布线层的上方沿与第一方向交叉的第二方向延伸，上述存储单元在多个第二布线层与多个第一布线层的交叉部分配置于第二布线层与第一布线层之间，并且具备具有电阻变化膜的单元部和具有选择器。第一布线层和第二布线层具备互不相同的材料。本申请提供降低了布线电阻的非易失性半导体存储装置及其制造方法。
- 非易失性半导体存储装置及其制造方法-201980059930.5
- 野田光太郎 - 铠侠股份有限公司
- 2019-03-06 - 2021-04-20 - H01L21/8239
- 根据实施方式，非易失性半导体存储装置具备：多个第一布线层，在第一方向上延伸，沿着与第一方向交叉的第二方向排列；多个第二布线层，在与第一方向以及第二方向交叉的第三方向上设置于多个第一布线层的上方，在第一方向上排列，在第二方向上延伸；多个第一层叠结构体，在多个第二布线层与多个第一布线层的交叉部分，包含配置于第二布线层与第一布线层之间的存储单元；第二层叠结构体，在第二方向上与多个第一布线层相邻，沿着第二方向排列，与第二布线层相接触；以及绝缘层，设置于多个第一层叠结构体之间以及多个第二层叠结构体之间，第二层叠结构体的杨氏模量比绝缘层的杨氏模量大。提供一种机械强度优异、耐图案短路、因此成品率提高、可靠性高的非易失性半导体存储装置及其制造方法。
- 自旋电子器件、磁存储器以及电子设备-201980057546.1
- 能崎幸雄 - 学校法人庆应义塾
- 2019-09-04 - 2021-04-09 - H01L21/8239
- 提供自旋电子器件、磁存储器以及电子设备，能够在不依赖于特定材料的情况下生成大自旋流。自旋电子器件(1)具有导电层(2)、载流子迁移率或电导率比导电层(2)低的导电层(3)、以及导电层(2、3)之间的边界区域(4)。边界区域(4)具有载流子迁移率或电导率的梯度，通过由该梯度产生的电子的速度场的旋转来生成自旋流。
- 半导体装置-201980047035.1
- 清水完;末光克巳 - 索尼半导体解决方案公司
- 2019-07-24 - 2021-02-26 - H01L21/8239
- 本发明提供具有适合于高集成化的构造的半导体装置。该半导体装置设置有：第一基板，其具有第一前表面；和第二基板，其具有将与所述第一前表面接合的第二前表面。第一基板包括包含第一配线的第一配线层和第一半导体层，这两层从靠近第二基板的位置依次堆叠，并且第二基板包括包含存储元件的存储元件层和第二半导体层，这两层从靠近第一基板的位置依次堆叠。
- 积层构造体及积层构造体的制造方法以及半导体装置-201980038005.4
- 富永淳二;宫田典幸;鎌田善己;国岛巌 - 国立研究开发法人产业技术综合研究所;株式会社东芝
- 2019-06-21 - 2021-01-29 - H01L21/8239
- 本发明的课题在于提供一种原子排列的稳定性优异的积层构造体及积层构造体的制造方法、以及使用所述积层构造体的半导体装置。本发明的积层构造体的特征在于：具有以锗与碲作为主成分而形成的合金层A、及以锑及铋的任一种与碲作为主成分而形成的合金层B，且在所述合金层A及所述合金层B的至少任一层中含有硫及硒的至少任一硫族元素原子。
- 导电性桥接型的存储器装置及其制造方法以及开关元件-201980032085.2
- 伊藤敏幸;野上敏材;木下健太郎;森井茂树 - 国立大学法人鸟取大学;长濑产业株式会社
- 2019-06-11 - 2021-01-12 - H01L21/8239
- 本发明提供一种即使绝缘体层使用氧化铝，工作电压也低且耐开关性也大的高性能的CB‑RAM。在导电性桥接型的存储器装置中，使浸入到绝缘体层3的细孔3a内的电解质层4为混合离子液体，该混合离子液体混合有溶剂化离子液体和黏性系数比该溶剂化离子液体的黏性系数小的离子液体即低黏度的离子液体。
- 可编程存储器的制备方法-201811117241.9
- 彭泽忠 - 成都皮兆永存科技有限公司
- 2018-09-25 - 2020-11-20 - H01L21/8239
- 可编程存储器的制备方法，涉及存储器的制备技术。本发明包括下述步骤：1)形成基础结构体的步骤；2)在基础结构体上形成指叉结构的步骤；3)形成柱形存储单元的步骤：按照预设的存储器的结构，在柱形孔内壁逐层设置所需的各中间层介质材料，最后在柱形孔内填充核心介质材料，形成核心介质材料层。本发明的有益效果是，制备得到的半导体存储器存储密度高，并且工艺成本低，易于实现。
- 半导体设备与成像设备-201980014306.3
- 横山孝司;冈干生;神田泰夫 - 索尼半导体解决方案公司
- 2019-02-07 - 2020-10-16 - H01L21/8239
- 提供一种适合于高度集成的结构的半导体设备。该半导体设备具有：晶体管，具有栅极部、第一扩散层、以及第二扩散层；第一导电部；第二导电部，与第一导电部电绝缘；第一存储器元件，位于第一扩散层与第一导电部之间并且电连接至第一扩散层和第一导电部；以及第二存储器元件，位于第二扩散层与第二导电部之间并且电连接至第二扩散层和第二导电部。
- 开关元件和存储装置以及存储器系统-201980015100.2
- 大场和博;清宏彰;保田周一郎 - 索尼半导体解决方案公司
- 2019-03-14 - 2020-10-16 - H01L21/8239
- 根据本公开的实施例的开关元件设置有：第一电极；第二电极，布置成面对所述第一电极；和开关层，布置在所述第一电极和所述第二电极之间，并且包含选自硫(S)、硒(Se)和碲(Te)的至少一种硫族元素，其中所述第一电极和所述第二电极中的至少一个包含锗(Ge)、磷(P)和砷(As)中的至少一种作为添加元素，并且还包含碳(C)。
- 开关元件、存储装置和存储器系统-201980015640.0
- 清宏彰;大场和博;保田周一郎 - 索尼半导体解决方案公司
- 2019-01-31 - 2020-10-13 - H01L21/8239
- 根据本公开的一个实施例的开关元件设置有：第一电极；第二电极，被布置为面对所述第一电极；和开关层，布置在所述第一电极和所述第二电极之间，并且包含选择硒(Se)、锗(Ge)和硅(Si)中的至少一种元素，同时包含硼(B)、碳(C)、镓(Ga)和砷(As)。
- 形成电容掩模的方法-201810605875.2
- 张峰溢;李甫哲;林盈志;林刚毅 - 联华电子股份有限公司;福建省晋华集成电路有限公司
- 2018-06-13 - 2020-09-15 - H01L21/8239
- 本发明公开一种形成电容掩模的方法，包含有下述步骤。首先，形成一块状牺牲图案以及多个长条状牺牲图案于一掩模层上。接着，形成间隙壁于块状牺牲图案以及此些长条状牺牲图案的侧壁。接续，移除此些长条状牺牲图案但保留块状牺牲图案。续之，填入一材料于此些间隙壁之间以及块状牺牲图案上，其中材料具有一平坦顶面。然后，在填入材料之后，形成一图案化光致抗蚀剂，覆盖块状牺牲图案以及此些间隙壁的一部分，但暴露出此些间隙壁的另一部分。
- 存储元件和存储装置-201880086971.9
- 大场和博;野野口诚二;清宏彰;曾根威之;五十岚实 - 索尼半导体解决方案公司
- 2018-12-06 - 2020-09-04 - H01L21/8239
- 根据本公开的实施例的存储元件设置有：第一电极；布置成与第一电极对置的第二电极；和存储层，设置在第一电极和第二电极之间，并且包括选自碲(Te)、硒(Se)和硫(S)中的至少一种硫族元素、过渡金属以及氧。存储层具有非线性的电阻特性以及整流特性，以使得当施加电压大于或等于预定阈值电压时获得低电阻状态，并且当施加电压是小于预定阈值电压的电压时获得高电阻状态。
- 隧道磁阻效应元件、磁存储器及内置型存储器-201780095969.3
- 佐佐木智生 - TDK株式会社
- 2017-10-16 - 2020-06-02 - H01L21/8239
- TMR元件具备：参照层；隧道势垒层；垂直磁化感应层；以及在层叠方向上层叠于隧道势垒层和垂直磁化感应层之间的磁化自由层，垂直磁化感应层对磁化自由层赋予沿着层叠方向的方向的磁各向异性，磁化自由层具有比隧道势垒层的宽度和垂直磁化感应层的宽度的任一者都小的宽度。
- 磁性体与BiSb的层叠构造的制造方法、磁阻存储器、纯自旋注入源-201880059587.X
- 范南海;阮炯维康 - 国立大学法人东京工业大学
- 2018-09-14 - 2020-05-01 - H01L21/8239
- 磁阻存储器的单元(2)包括包含磁化自由层(12)的MTJ元件(10)和纯自旋注入源(20)。纯自旋注入源(20)包含与磁化自由层(12)连接的BiSb层。通过使面内电流在BiSb层中流动而能够进行磁化自由层(12)的磁化反转。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
