“金根楠”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果39个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN202110658864.2在审
发明人：金孝燮;金根楠;金万福;金修廷;朴哲权;田昇培;黄有商 -专利权人：三星电子株式会社
申请日： 2021-06-15 - 公布日： 2022-03-15 - 主分类号： H01L27/108 文献下载
摘要：公开了半导体装置。所述半导体装置可以包括：有源图案；栅极结构，在有源图案的上部中；位线结构，在有源图案上；下间隔件结构，在位线结构的侧壁的下部上；以及上间隔件结构，在位线结构的侧壁的上部上。下间隔件结构包括顺序地堆叠的第一下间隔件和第二下间隔件，第一下间隔件接触位线结构的侧壁的下部且不包括氮，并且第二下间隔件包括与第一下间隔件不同的材料。上间隔件结构的接触位线结构的侧壁的上部的部分包括与第一下间隔件不同的材料。
半导体装置

[发明专利]半导体器件以及制造该半导体器件的方法-CN202110749363.5在审
发明人：朴商五;李东俊;金根楠;梁承薰 -专利权人：三星电子株式会社
申请日： 2021-07-02 - 公布日： 2022-02-18 - 主分类号： H01L27/108 文献下载
摘要：半导体器件可以包括基板，该基板包括单元区域以及核心/外围区域。多个位线结构可以在基板的单元区域中。栅极结构可以在基板的核心/外围区域中。下接触插塞和上接触插塞可以在位线结构之间。下接触插塞和上接触插塞可以在竖直方向上堆叠。着陆焊盘图案可以接触上接触插塞的上侧壁。着陆焊盘图案可以在上接触插塞的上部与位线结构中的一个的上部之间。着陆焊盘图案的上表面可以高于位线结构中的每个的上表面。外围接触插塞可以在基板的核心/外围区域中。布线可以电连接到外围接触插塞的上表面。
半导体器件以及制造方法

[发明专利]半导体存储器装置及其制造方法-CN202110836595.4在审
发明人：崔民洙;李明东;张贤禹;金根楠;申树浩;黄有商 -专利权人：三星电子株式会社
申请日： 2021-07-23 - 公布日： 2022-01-25 - 主分类号： H01L27/108 文献下载
摘要：公开了一种半导体存储器装置及其制造方法。该装置包括：衬底，其包括具有掺杂区的有源图案；栅电极，其与掺杂区之间的有源图案交叉；位线，其与有源图案交叉并且电连接到掺杂区中的一个；间隔件，其在位线的侧表面上；第一接触件，其耦接到掺杂区中的另一个并且与位线间隔开，间隔件插入在第一接触件和位线之间；着陆焊盘，其在第一接触件上；以及数据存储元件，其在着陆焊盘上。掺杂区中的所述另一个具有顶表面、上侧表面、以及从顶表面延伸至上侧表面的弯曲的顶表面。第一接触件与弯曲的顶表面和上侧表面接触。
半导体存储器装置及其制造方法

[发明专利]制造存储器件的方法-CN201711021196.2有效
发明人：李基硕;金大益;金根楠;金奉秀;朴济民;尹灿植;黄有商 -专利权人：三星电子株式会社
申请日： 2017-10-27 - 公布日： 2021-09-21 - 主分类号： H01L21/8238 文献下载
摘要：提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。
制造存储器件方法

[发明专利]半导体器件及其制造方法-CN202110188281.8在审
发明人：李基硕;尹宰铉;金圭镇;金根楠;金熙中;李圭现;韩相逸;韩成熙;黄有商 -专利权人：三星电子株式会社
申请日： 2021-02-18 - 公布日： 2021-09-03 - 主分类号： H01L27/108 文献下载
摘要：半导体器件包括：元件隔离区；第一有源区，由元件隔离区界定并且沿第一方向延伸，第一有源区包括设置在第一高度处的第一部分和第二部分以及设置在位于第一高度上方的第二高度处的第三部分；以及栅电极，设置在元件隔离区和第一有源区中的每一个内并且沿不同于第一方向的第二方向延伸。第二部分沿第一方向与第一部分间隔开，并且第三部分与第一部分和第二部分中的每一个接触。第一部分沿第二方向的第一宽度小于第三部分沿第二方向的第二宽度。
半导体器件及其制造方法

[发明专利]半导体器件-CN201911347524.7有效
发明人：柳镐仁;赵太熙;金根楠;廉癸憙;朴正焕;张贤禹 -专利权人：三星电子株式会社
申请日： 2013-11-13 - 公布日： 2021-04-13 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了半导体器件。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。
半导体器件

[发明专利]半导体器件-CN202010867759.5在审
发明人：李相昊;金恩娥;李基硕;崔宰福;金根楠;安容奭;全辰桓;韩相然;韩成熙;韩昇煜;黄有商 -专利权人：三星电子株式会社
申请日： 2020-08-26 - 公布日： 2021-03-30 - 主分类号： H01L27/108 文献下载
摘要：提供了一种半导体器件，所述半导体器件包括：器件隔离层，限定第一有源区域和第二有源区域；掩埋接触件，连接到第二有源区域；以及第一位线结构和第二位线结构，设置在第一有源区域和第二有源区域上。第一位线结构和第二位线结构中的每个包括位线接触部分和位线通过部分。位线接触部分电连接到第一有源区域。位线通过部分设置在器件隔离层上。掩埋接触件的最低部分的高度比位线通过部分的最低部分的高度小。掩埋接触件的最低部分的高度比位线接触部分的最低部分的高度大。位线通过部分的下端掩埋在第二有源区域中。
半导体器件

[发明专利]半导体装置及其制造方法-CN202010644166.2在审
发明人：金孝燮;金根楠;金桐*;金奉秀;金恩娥;尹燦植;李基硕;丁贤玉;韩成熙;黄有商 -专利权人：三星电子株式会社
申请日： 2020-07-07 - 公布日： 2021-03-05 - 主分类号： H01L27/108 文献下载
摘要：提供了一种半导体装置及其制造方法。所述半导体装置包括：有源区域，由形成在基底中的器件隔离层限定；字线，被构造为穿过有源区域，字线在第一方向上延伸并且形成在基底中；位线，在字线上在与第一方向垂直的第二方向上延伸；第一接触件，将位线连接到有源区域；第一掩模，用于形成有源区域，第一掩模形成在有源区域上；以及第二掩模，第二掩模的顶表面的高度比有源区域的顶表面的高度大，第二掩模覆盖字线，其中，有源区域具有延伸为相对于第一方向形成锐角的条形形状。
半导体装置及其制造方法

[发明专利]半导体存储器器件-CN202010756097.4在审
发明人：金熙中;安泰炫;李基硕;金根楠;黄有商 -专利权人：三星电子株式会社
申请日： 2020-07-31 - 公布日： 2021-02-05 - 主分类号： H01L27/11551 文献下载
摘要：一种半导体存储器器件包括：堆叠，包括垂直地堆叠在衬底上的多个单元层，每个单元层包括在第一方向上延伸的位线和在与第一方向交叉的第二方向上从位线延伸的半导体图案；栅电极，沿着垂直地堆叠的半导体图案中的每个；垂直绝缘层，在栅电极上；停止物层；以及数据存储元件，分别电连接到半导体图案中的每个。数据存储元件中的每个包括：第一电极，电连接到半导体图案中的相应半导体图案；在第一电极上的第二电极；以及电介质层，在第一电极与第二电极之间。停止物层在垂直绝缘层与第二电极之间。
半导体存储器器件

[发明专利]半导体装置-CN202010741490.6在审
发明人：朴台镇;柳原锡;金根楠;金孝燮;朴素贤;许仁景;黄有商 -专利权人：三星电子株式会社
申请日： 2020-07-29 - 公布日： 2021-02-02 - 主分类号： H01L27/108 文献下载
摘要：提供了一种半导体装置。该半导体装置包括：衬底；位线结构，其设置在衬底上；沟槽，其与位线结构的至少一侧相邻；存储接触结构，其设置在沟槽内，并且包括按次序堆叠的存储接触件、硅化物层和存储焊盘；以及间隔件结构，其设置在位线结构与存储接触结构之间。
半导体装置

[发明专利]包括空气间隔件的半导体装置及其制造方法-CN202010517877.3在审
发明人： 金根楠;全辰桓;黄有商 -专利权人：三星电子株式会社
申请日： 2020-06-09 - 公布日： 2020-12-15 - 主分类号： H01L27/108 文献下载
摘要：提供了一种半导体装置，其包括：包括沟槽的衬底。第一导电图案设置在沟槽内。第一导电图案具有比沟槽的宽度小的宽度。第一间隔件沿着第一导电图案的侧表面的至少一部分和沟槽延伸。第二间隔件至少部分地填充与第一间隔件相邻的沟槽。提供了空气间隔件，其包括在第一间隔件和第二间隔件之间的第一部分，以及设置在第二间隔件和第一部分上的第二部分。空气间隔件的第二部分的宽度大于空气间隔件的第一部分的宽度。
包括空气间隔半导体装置及其制造方法

[发明专利]半导体器件-CN202010257913.7在审
发明人：朴台镇;金根楠;金熙中;朴素贤;赵在奂;黄有商 -专利权人：三星电子株式会社
申请日： 2020-04-03 - 公布日： 2020-12-08 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种半导体器件，该半导体器件包括：基板；在基板上的位线结构；接触插塞结构，与位线结构相邻并且沿垂直于基板的上表面的竖直方向延伸；以及电容器，电连接到接触插塞结构。接触插塞结构包括顺序堆叠在基板上的下接触插塞、金属硅化物图案和上接触插塞。金属硅化物图案具有L形横截面。
半导体器件

[发明专利]半导体器件及其制造方法-CN201710281627.2有效
发明人： 金根楠;朴善暎;廉癸憙;张贤禹;郑震源;赵昶贤;洪亨善 -专利权人：三星电子株式会社
申请日： 2013-10-18 - 公布日： 2020-07-21 - 主分类号： H01L21/768 文献下载
摘要：本发明提供了半导体器件及其制造方法。在形成该半导体器件的方法中，蚀刻停止图案和分开的间隔物能够形成在位线接触的侧壁上，其中蚀刻停止图案和分开的间隔物的每个包括相对于氧化物具有蚀刻选择性的材料。能够形成存储节点接触插塞孔，使得蚀刻停止图案和分开的间隔物形成存储节点接触插塞孔的与位线接触间隔开的一部分侧壁。清洁存储节点接触插塞孔以去除形成在存储节点接触插塞孔中的自然氧化物。本发明还公开了与该方法有关的器件。
半导体器件及其制造方法

[发明专利]制造半导体装置的方法-CN201911326698.5在审
发明人：金熙中;金根楠;黄有商 -专利权人：三星电子株式会社
申请日： 2019-12-20 - 公布日： 2020-06-30 - 主分类号： H01L27/108 文献下载
摘要：一种制造半导体装置的方法包括：堆叠第一模塑层和第一支撑件层；通过对第一支撑件层进行蚀刻来形成第一支撑件图案，以暴露出第一模塑层；形成绝缘层以覆盖暴露的第一模塑层和第一支撑件图案；在绝缘层上堆叠第二模塑层和第二支撑件层；通过对第二支撑件层、第二模塑层、绝缘层、第一支撑件图案和第一模塑层进行干法蚀刻来形成接触孔；在接触孔内形成下电极；去除第一模塑层、第二模塑层和绝缘层；以及在下电极和第一支撑件图案上形成上电极，其中，在干法蚀刻期间，第一支撑件图案的干法蚀刻速率与绝缘层的干法蚀刻速率相同。
制造半导体装置方法

[发明专利]半导体存储器件-CN201910921105.3在审
发明人：金熙中;金根楠;李宪国;黄有商 -专利权人：三星电子株式会社
申请日： 2019-09-27 - 公布日： 2020-04-14 - 主分类号： H01L27/11524 文献下载
摘要：提供了半导体存储器件。所述半导体存储器件包括衬底，该衬底包括单元区域、第一接触区域、第二接触区域和设置在第一接触区域与第二接触区域之间的位外围电路区域。第一堆叠结构设置在单元区域和第一接触区域上。第二堆叠结构设置在单元区域和第二接触区域上。外围晶体管设置在位外围电路区域上并且电连接到第一堆叠结构和第二堆叠结构。第一堆叠结构和第二堆叠结构均包括：竖直堆叠在单元区域上的多个半导体图案；以及连接到多个半导体图案并且沿第一方向从单元区域延伸到对应的第一接触区域和第二接触区域上的多条导线。多条导线在第一接触区域和第二接触区域上具有阶梯结构。
半导体存储器件

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top