专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果25个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件-CN202211586563.4在审
  • 金钟珉;尹灿植;金孝燮;朴素贤;安濬爀 - 三星电子株式会社
  • 2022-12-09 - 2023-10-17 - H10B12/00
  • 提供了一种半导体器件,所述半导体器件包括:导电接触插塞,所述导电接触插塞位于衬底上,并且包括下部和位于所述下部上的上部,所述下部具有第一宽度,并且所述上部具有小于所述第一宽度的第二宽度;位线结构,所述位线结构位于所述导电接触插塞上,并且包括在与所述衬底的上表面垂直的垂直方向上设置的导电结构和绝缘结构;以及第一下间隔物、第二下间隔物和第三下间隔物,所述第一下间隔物、所述第二下间隔物和所述第三下间隔物在与所述衬底的所述上表面平行的水平方向上顺序地设置在所述导电接触插塞的所述下部的侧壁上,其中,所述第三下间隔物的最上表面高于所述第一下间隔物的上表面和所述第二下间隔物的上表面。
  • 半导体器件
  • [发明专利]集成电路器件和制造该集成电路器件的方法-CN201810494130.3有效
  • 尹灿植;李昊仁;李基硕;朴济民 - 三星电子株式会社
  • 2018-05-22 - 2023-09-26 - H10B12/00
  • 本发明提供一种集成电路器件和制造该集成电路器件的方法,其中该集成电路器件包括具有沿平行于衬底的上表面的方向彼此分开的第一区域和第二区域的衬底。界面器件隔离层填充在第一区域与第二区域之间的界面区域中的界面沟槽,并且限定位于第一区域中的第一有源区的一部分和位于第二区域中的第二有源区的一部分。绝缘图案从第一区域延伸到界面器件隔离层的上部分。绝缘图案覆盖界面器件隔离层的至少一部分和第一有源区。绝缘图案在界面器件隔离层的上表面上限定底切区域。掩埋图案实质上填充底切区域。
  • 集成电路器件制造方法
  • [发明专利]包括接触结构的半导体装置-CN201810203802.0有效
  • 尹灿植;李基硕;金廷泫;朴济民 - 三星电子株式会社
  • 2018-03-13 - 2023-08-22 - H10B12/00
  • 本申请提供一种半导体装置,其包括位于支承层上的第一布线图案、位于第一布线图案上的第二布线图案和多重绝缘图案。第一布线图案在第一方向上延伸,并且在第二方向上彼此间隔开。支承层包括位于第一布线图案之间在第一方向和第二方向上彼此间隔开的第一接触孔图案。第二布线图案在第二方向上延伸,并且在第一方向上彼此间隔开。所述多重绝缘图案位于支承层的未形成第一接触孔图案的上表面上,排列在垂直于第一方向和第二方向的第三方向上,并且在第一布线图案与第二布线图案之间。
  • 包括接触结构半导体装置
  • [发明专利]半导体器件-CN202310118648.8在审
  • 李基硕;尹灿植;金根楠 - 三星电子株式会社
  • 2023-02-03 - 2023-08-08 - H10B12/00
  • 一种半导体器件包括包含有源区的衬底、字线结构、在衬底上的位线结构、以及配置为将有源区的第一杂质区与位线结构电连接的位线接触图案。该半导体器件包括在位线结构的侧壁上的存储节点接触,存储节点接触电连接到有源区的第二杂质区。该半导体器件包括在位线结构的侧壁上的间隔物结构,间隔物结构在位线接触图案的侧壁上,间隔物结构包括围绕下部的侧表面的下间隔物结构和设置在上部的侧表面上的上间隔物结构。该半导体器件包括电连接到存储节点接触的电容器结构。
  • 半导体器件
  • [发明专利]半导体器件-CN202211247893.0在审
  • 崔惠彬;尹灿植;吉奎炫;白头山;赵炯纪;韩正勋 - 三星电子株式会社
  • 2022-10-12 - 2023-04-14 - H10B12/00
  • 可以提供一种半导体器件,该半导体器件包括在衬底上的栅极结构、第一栅极间隔物和第二栅极间隔物。栅极结构的侧壁包括凹入的下侧壁部分和相对于衬底的上表面垂直的上侧壁部分。第一栅极间隔物形成在栅极结构的侧壁的上侧壁部分上。第二栅极间隔物形成在栅极结构的侧壁的凹入的下侧壁部分和第一栅极间隔物的外侧壁上。第二栅极间隔物接触第一栅极间隔物的下表面,并包括氮化物。
  • 半导体器件
  • [发明专利]半导体器件及其制造方法-CN202211174269.2在审
  • 朱贞慜;尹灿植;吉奎炫;白头山;韩正勋 - 三星电子株式会社
  • 2022-09-26 - 2023-03-31 - H01L25/18
  • 公开了一种半导体器件,包括:设置在基板上的外围字线;下电介质图案,覆盖外围字线并且包括覆盖外围字线的侧表面的第一部分和覆盖外围字线的顶表面的第二部分;接触插塞,在外围字线的一侧并穿透第一部分和第二部分;以及填充图案,与下电介质图案的第二部分接触并穿透第二部分的至少一部分。接触插塞包括设置在下电介质图案的顶表面上的接触焊盘以及穿透第一部分和第二部分的贯穿插塞。填充图案围绕接触焊盘的侧表面。第一部分和第二部分包括相同的材料。
  • 半导体器件及其制造方法
  • [发明专利]半导体存储器装置-CN202210920453.0在审
  • 崔雅朗;尹灿植;韩正勳;吉奎炫;金元洪;白头山 - 三星电子株式会社
  • 2022-08-02 - 2023-03-14 - H01L27/092
  • 发明构思涉及一种半导体存储器装置。所述半导体存储器装置包括:基底,包括NMOS区域和PMOS区域;第一栅极图案,设置在基底的NMOS区域上;以及第二栅极图案,设置在基底的PMOS区域上。第一栅极图案包括顺序地堆叠在基底上的第一高k层、扩散减轻图案、N型逸出功图案和第一栅电极,第二栅极图案包括顺序地堆叠在基底上的第二高k层和第二栅电极,扩散减轻图案与第一高k层接触,第一栅电极的堆叠结构与第二栅电极的堆叠结构相同,并且第二栅极图案不包括N型逸出功图案。
  • 半导体存储器装置
  • [发明专利]半导体装置-CN202210612427.1在审
  • 郑基旭;金桐吾;朴硕汉;尹灿植;李基硕;李昊仁;张燽娟;朴济民;洪镇宇 - 三星电子株式会社
  • 2018-02-07 - 2022-08-30 - H01L27/108
  • 本发明提供一种半导体装置。所述半导体装置包括:衬底,包括单元区、核心区及位于单元区与核心区之间的边界区;边界元件隔离层,位于衬底的边界区中以将单元区与核心区隔开;高介电常数介电层,位于边界元件隔离层的至少一部分及衬底的核心区上;第一逸出功金属图案,包括与边界元件隔离层交叠的第一延伸部,第一逸出功金属图案位于高介电常数介电层上;以及第二逸出功金属图案,包括与边界元件隔离层交叠的第二延伸部,第二逸出功金属图案位于第一逸出功金属图案上,其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
  • 半导体装置
  • [发明专利]半导体装置-CN201810127428.0有效
  • 郑基旭;金桐吾;朴硕汉;尹灿植;李基硕;李昊仁;张燽娟;朴济民;洪镇宇 - 三星电子株式会社
  • 2018-02-07 - 2022-07-12 - H01L23/535
  • 本发明提供一种半导体装置。所述半导体装置包括:衬底,包括单元区、核心区及位于单元区与核心区之间的边界区;边界元件隔离层,位于衬底的边界区中以将单元区与核心区隔开;高介电常数介电层,位于边界元件隔离层的至少一部分及衬底的核心区上;第一逸出功金属图案,包括与边界元件隔离层交叠的第一延伸部,第一逸出功金属图案位于高介电常数介电层上;以及第二逸出功金属图案,包括与边界元件隔离层交叠的第二延伸部,第二逸出功金属图案位于第一逸出功金属图案上,其中第一延伸部在从核心区朝单元区的方向上延伸的第一长度与第二延伸部在从核心区朝单元区的方向上延伸的第二长度不同。
  • 半导体装置

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top