“陈晓伦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果21个，建议您升级VIP下载更多相关专利

[发明专利]一种提高碳化硅晶圆激光打标良率的方法-CN202310649427.3在审
发明人：高建宁;陈晓伦;朱悦常;潘敏智 -专利权人：乐山无线电股份有限公司
申请日： 2023-06-02 - 公布日： 2023-08-04 - 主分类号： B23K26/362 文献下载
摘要：本发明公开了一种提高碳化硅晶圆激光打标良率的方法，包括以下步骤：S1，激光打标前，在碳化硅晶圆的待打标面制备保护膜；保护膜由钨或二氧化硅组成；S2，在碳化硅晶圆的待打标面进行激光打标；S3，采用清洗液去除保护膜。本发明的保护膜将待打标面全部覆盖后保护起来，在激光打标时，保护膜能承受碳化硅气化碎屑的高温，飞溅的气化碎屑在冷却后，形成细微的碳化硅颗粒落在保护膜上；打标完成后，保护膜能采用清洗液简单去除而不损伤碳化硅材料，同时清洗液可以将落在保护膜上的碳化硅细微颗粒一起带走，从而不影响晶圆质量，避免了良率损失，提高了晶圆产品的良率，采用本发明的碳化硅晶圆激光打标，良率可以达到99％以上。
一种提高碳化硅激光打标良率方法

[发明专利]一种复合型TMBS器件及其制造方法-CN201810397917.8有效
发明人： 陈晓伦;徐永斌;赵秋森;韩笑 -专利权人：江苏新顺微电子股份有限公司
申请日： 2018-04-28 - 公布日： 2023-07-07 - 主分类号： H01L21/77 文献下载
摘要：本发明涉及一种复合型TMBS器件结构，它包括作为基片的第一导电类型浓掺衬底；在第一导电类型的浓掺衬底上设置有第一导电类型的轻掺杂外延层；在第一导电类型的轻掺杂外延层上刻蚀形成一定间距的硅沟槽阵列，在硅沟槽的下半部分硅内侧壁上形成一定厚度的SiO2层，硅沟槽的上半部分外侧壁形成一薄层的第二导电类型的浓掺杂区；在整个硅沟槽填充满第二导电类型的浓掺杂Poly，Poly顶部表面与外延层表面齐平；在外延层和硅沟槽填充的Poly表面设置有形成肖特基结的肖特基势垒层；在肖特基势垒层上设置有作为电极金属的金属层。本发明使得TMBS器件在高反向工作电压领域相比平面肖特基二极管，仍然能够保持足够的优势或者竞争力。
一种复合型 tmbs 器件及其制造方法

[发明专利]双胞封装肖特基二极管芯片的双芯隔离结构及制造方法-CN202010149296.9有效
发明人：陈烨;陈晓伦;徐永斌;叶新民;朱瑞;曹益 -专利权人：江苏新顺微电子股份有限公司
申请日： 2020-03-06 - 公布日： 2023-06-20 - 主分类号： H01L29/872 文献下载
摘要：本发明还提供一种双胞封装肖特基二极管芯片的双芯隔离结构及制造方法，包括重掺杂衬底上设有第一导电类型的轻掺杂硅外延层，在外延层的顶部设有两个具有间距的第一导电类型的重掺杂区、且设有二氧化硅层，两个重掺杂区的部分区域及之间区域的正上方的连续二氧化硅层被去除，形成肖特基整流接触窗口，在肖特基整流接触窗口上设有肖特基势垒金属层，肖特基势垒金属层与两个重掺杂区形成肖特基欧姆接触，以构成截止等位环结构，肖特基势垒金属层与外延层形成肖特基整流接触，在肖特基势垒金属层上设置有电极金属层，两重掺杂区之间的轻掺杂硅外延层与肖特基势垒金属层形成了肖特基结，在轻掺杂硅外延层内形成了肖特基的空间电荷区。
双胞封装肖特基二极管芯片隔离结构制造方法

[发明专利]一种高速软恢复高压肖特基二极管器件及制造方法-CN202210677774.2在审
发明人： 陈晓伦;朱涛;韩笑;崔鹏;李建立;朱瑞 -专利权人：江苏新顺微电子股份有限公司
申请日： 2022-06-15 - 公布日： 2022-10-25 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种高速软恢复高压肖特基二极管器件及制造方法。一种高速软恢复高压肖特基二极管器件，包括硅衬底；硅衬底背面设置有背面电极金属层，背面电极金属层上方设置有交替排列的第一掺杂区以及第二掺杂区；第一掺杂区与第二掺杂区的上方设置有第三掺杂区；硅衬底的上侧设置有第四掺杂区，第四掺杂区内设置有第五掺杂区；第四掺杂区以及相邻的第四掺杂区之间硅衬底上方设置有作为肖特基势垒的金属硅化物层；第四掺杂区右侧设置有第六掺杂区；第四掺杂区右方区域上方设置有二氧化硅层。金属硅化物层、二氧化硅层上方设置有正面电极金属层；在正面电极金属层、二氧化硅层上方设置有氮化硅钝化层。本发明降低了反向恢复时间，提高了开关速度。
一种高速恢复高压肖特基二极管器件制造方法

[发明专利]高温高压的钳位保护的器件结构及制造方法-CN202110307360.6有效
发明人：许柏松;陈晓伦;徐永斌;叶新民;沈晓东;朱瑞;赵飞;欧应辉;任艳炯 -专利权人：江苏新顺微电子股份有限公司
申请日： 2021-03-23 - 公布日： 2022-05-24 - 主分类号： H01L29/735 文献下载
摘要：本发明公开了高温高压的钳位保护的器件结构及制造方法。高温高压的钳位保护的器件结构，包括重型掺磷衬底，重型掺磷衬底上方设有高阻区；高阻区的中央开设有主沟槽，主沟槽内形成结终端延伸区，结终端延伸区的右端底部开设有沟槽，沟槽内形成基区，基区内形成有发射区；高阻区的上方形成有氧化层；还包括左右设置的基区金属连接层以及发射区金属连接层，基区金属连接层与发射区金属连接层位于氧化层的上方，且基区金属连接层与基区短接，发射区金属连接层与发射区短接；还包括铝钳位保护结构，铝钳位保护结构与基区短接，且位于基区的外围。铝钳位保护可以将高温高压下的可动电荷屏蔽在基区主结外部，减小聚集的电荷对主结的影响。
高温高压保护器件结构制造方法

[发明专利]双极晶体管集成高压启动电阻的器件结构及制造方法-CN202110308047.4有效
发明人：许柏松;陈晓伦;徐永斌;叶新民;沈晓东;朱瑞;赵飞;欧应辉;任艳炯 -专利权人：江苏新顺微电子股份有限公司
申请日： 2021-03-23 - 公布日： 2022-03-11 - 主分类号： H01L27/06 文献下载
摘要：本发明公开了双极晶体管集成高压启动电阻的器件结构及制造方法。双极晶体管集成高压启动电阻的器件结构，包括衬底；衬底的上方设有高阻区；高阻区上开设有第一窗口，第一窗口内形成有第一填充层；第一窗口与第二窗口相邻设置，第二窗口内形成有第二填充层；高阻区的边缘以及第二填充层内开设有第三窗口，第三窗口内形成有第三填充层；还包括一覆盖在高阻区上方的氧化层，氧化层内埋设有多晶硅条从内至外螺旋状设置的多晶硅层；第一金属层与位于高阻区边缘的第三填充层以及多晶硅层短接；第二金属层与多晶硅层以及第二填充层短接；第三金属层与位于第二填充层内的第三填充层短接。通过集成高压上电启动电阻，提高器件的集成度，降低电路的成本。
双极晶体管集成高压启动电阻器件结构制造方法

[发明专利]一种提高沟槽MOS结构肖特基二极管性能的工艺方法-CN202110366686.6有效
发明人： 陈晓伦;许柏松;韩笑;孟军;朱涛 -专利权人：江苏新顺微电子股份有限公司
申请日： 2021-04-06 - 公布日： 2022-03-11 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及半导体领域。一种提高沟槽MOS结构肖特基二极管性能的工艺方法，步骤一，取完成沟槽刻蚀的硅基片，湿法工艺去除硅基片正面硅表面二氧化硅层及其他介质层；步骤二，采用LPCVD工艺淀积生长一薄层掺氧多晶硅层；步骤三，采用LPCVD工艺淀积一薄层氮化硅层；步骤四，采用LPCVD工艺淀积一层无掺杂多晶硅层；步骤五，采用炉管热氧化工艺，对淀积的多晶硅层进行氧化，反应形成二氧化硅；步骤六，采用CVD工艺淀积原位掺杂的多晶硅，最终获得了器件所需的硅沟槽MOS结构。本发明提高了介质层的厚度均匀性，降低了介质层生长过程中产生的缺陷，降低了介质层内电荷密度，器件性能得到提升。
一种提高沟槽 mos 结构肖特基二极管性能工艺方法

[发明专利]一种高压VDMOS器件的制造方法-CN201810397906.X有效
发明人：赵秋森;陈晓伦;许柏松;徐永斌 -专利权人：江苏新顺微电子股份有限公司
申请日： 2018-04-28 - 公布日： 2021-10-15 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及一种高压VDMOS器件的制造方法，其特征在于所述方法通过在正面工艺前进行背面注入，对背面进行掺杂，并生长Si3N4对圆片背面进行保护，然后进行圆片正面工艺，从而提高背面掺杂浓度，降低接触电阻，得到更低的器件二极管正向压降和导通电阻。
一种高压 vdmos 器件制造方法

[发明专利]一种MOS结构沟槽二极管器件及其制造方法-CN202010146744.X有效
发明人： 陈晓伦;韩笑;朱涛;鞠柯;孟军;徐励远 -专利权人：江阴新顺微电子有限公司
申请日： 2020-03-05 - 公布日： 2020-11-10 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种MOS结构沟槽二极管器件及其制造方法，包括从下至上依次设置的硅衬底、外延层，外延层上开设有依次排布原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽；原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽内侧壁依次设有二氧化硅外层以及多晶硅填充层；外延层上位于相邻的两个原胞沟槽之间的区域设有栅氧化层，栅氧化层的上方设有多晶硅层；原胞沟槽、原胞大沟槽、延展沟槽以及截止沟槽的顶部左右两侧设置有第一掺杂区以及第二掺杂区；原胞沟槽顶部的左右两侧以及原胞大沟槽靠近原胞沟槽侧设置有第三掺杂区，还包括左右设置的第一金属层以及第二金属层。本发明通过引入了沟槽MOS的分压及电场屏蔽效果，改进了器件性能，拓宽了适用领域。
一种 mos 结构沟槽二极管器件及其制造方法

[实用新型]一种复合型TMBS器件-CN201820625140.1有效
发明人： 陈晓伦;徐永斌;赵秋森;韩笑 -专利权人：江阴新顺微电子有限公司
申请日： 2018-04-28 - 公布日： 2018-11-20 - 主分类号： H01L27/08 文献下载
摘要：本实用新型涉及一种复合型TMBS器件，它包括作为基片的第一导电类型浓掺衬底；在第一导电类型的浓掺衬底上设置有第一导电类型的轻掺杂外延层；在第一导电类型的轻掺杂外延层上刻蚀形成一定间距的硅沟槽阵列，在硅沟槽的下半部分硅内侧壁上形成一定厚度的SiO₂层，硅沟槽的上半部分外侧壁形成一薄层的第二导电类型的浓掺杂区；在整个硅沟槽填充满第二导电类型的浓掺杂Poly，Poly顶部表面与外延层表面齐平；在外延层和硅沟槽填充的Poly表面设置有形成肖特基结的肖特基势垒层；在肖特基势垒层上设置有作为电极金属的金属层。本实用新型使得TMBS器件在高反向工作电压领域相比平面肖特基二极管，仍然能够保持足够的优势或者竞争力。
硅沟槽第一导电类型轻掺杂外延层肖特基势垒层本实用新型导电类型衬底反向工作电压肖特基二极管外延层表面表面设置电极金属顶部表面肖特基结掺杂区金属层内侧壁外侧壁外延层薄层刻蚀齐平填充掺杂

[发明专利]一种平面型VDMOS多晶栅极的形成方法-CN201810397481.2在审
发明人：赵秋森;陈晓伦;陈兆萍;徐永斌 -专利权人：江阴新顺微电子有限公司
申请日： 2018-04-28 - 公布日： 2018-09-18 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种平面型VDMOS多晶栅极的形成方法，主要是通过使用多夹层的原位掺杂工艺来形成栅电极，所述方法包括以下步骤：步骤1，在完成栅氧氧化的圆片上开始原位掺杂淀积，先只通SiH4，不通PH3，生长未掺杂α‑Si；步骤2，在步骤1之上，同时通入SiH4和PH3，生长掺杂α‑Si；步骤3，接着步骤2，只通SiH4，不通PH3，生长未掺杂α‑Si；步骤4，在步骤3之上，同时通入SiH4和PH3，生长掺杂α‑Si；步骤5，接着步骤4，只通SiH4，不通PH3，生长未掺杂α‑Si；步骤6，在步骤5之上，同时通入SiH4和PH3，生长掺杂α‑Si；步骤7，完成圆片的后续工艺，利用后续工艺中的高温热过程完成夹层中的原位掺杂α‑Si POLY的掺杂元素扩散。
生长原位掺杂未掺杂掺杂多晶栅极后续工艺平面型夹层圆片高温热过程掺杂元素栅电极淀积栅氧扩散

[实用新型]一种VDMOS器件截止环结构-CN201720257293.0有效
发明人： 陈晓伦;徐永斌;沈晓东;许柏松;叶新民 -专利权人：江阴新顺微电子有限公司
申请日： 2017-03-16 - 公布日： 2017-11-03 - 主分类号： H01L29/78 文献下载
摘要：本实用新型涉及一种VDMOS器件截止环结构，它包括作为衬底的高阻掺杂区；在高阻掺杂区上形成有Field氧化层；在Field氧化层上刻蚀形成AA窗口；在AA窗口区域内的高阻掺杂区上形成Gate氧化层；在Gate氧化层上覆盖有GatePoly层，GatePoly层的左侧延伸到AA窗口左侧Field氧化层上，GatePoly层的右侧只覆盖AA窗口一部分；AA窗口未覆盖Poly的区域形成与高阻掺杂区相反掺杂类型的Body掺杂区；在Body掺杂区上形成与其相反掺杂类型的Source掺杂区；在Field氧化层及Poly表面上覆盖有BPSG+USG；在GatePoly层及Source掺杂区上刻蚀氧化层形成Cont孔；在Cont孔上覆盖Metal层，并且Metal层左侧延伸到Field氧化层上。本实用新型的截止环结构不需要任何额外的工艺流程，避免了常规截止环结构需要增加一次光刻工艺才能实现的弊端。
一种 vdmos 器件截止结构

[发明专利]一种VDMOS器件截止环结构-CN201710157319.9在审
发明人： 陈晓伦;徐永斌;沈晓东;许柏松;叶新民 -专利权人：江阴新顺微电子有限公司
申请日： 2017-03-16 - 公布日： 2017-06-06 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种VDMOS器件截止环结构，它包括作为衬底的高阻掺杂区；在高阻掺杂区上形成有Field氧化层；在Field氧化层上刻蚀形成AA窗口；在AA窗口区域内的高阻掺杂区上形成Gate氧化层；在Gate氧化层上覆盖有GatePoly层，GatePoly层的左侧延伸到AA窗口左侧Field氧化层上，GatePoly层的右侧只覆盖AA窗口一部分；AA窗口未覆盖Poly的区域形成与高阻掺杂区相反掺杂类型的Body掺杂区；在Body掺杂区上形成与其相反掺杂类型的Source掺杂区；在Field氧化层及Poly表面上覆盖有BPSG+USG；在GatePoly层及Source掺杂区上刻蚀氧化层形成Cont孔；在Cont孔上覆盖Metal层，并且Metal层左侧延伸到Field氧化层上。本发明的截止环结构不需要任何额外的工艺流程，避免了常规截止环结构需要增加一次光刻工艺才能实现的弊端。
一种 vdmos 器件截止结构

[实用新型]一种复合型结终端结构-CN201620322189.0有效
发明人：焦丹钧;朱瑞;陈晓伦;沈晓东;许柏松;欧应辉;叶新民 -专利权人：江阴新顺微电子有限公司
申请日： 2016-04-18 - 公布日： 2016-10-12 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及一种复合型结终端结构，包括场限环P⁺掺杂区（1）、有源区主结P⁺掺杂区（2）、截止环N⁺掺杂区（3）以及复合型结终端P^‑掺杂区（4），上述掺杂区均在硅材料衬底（6）的外延层或者高阻层N^‑区（5）内，场限环P⁺掺杂区（1）位于有源区主结P⁺掺杂区（2）外侧，两区保持一定的距离，复合型结终端P^‑掺杂区（4）位于场限环P⁺掺杂区（1）的外围，且两者紧密相连，复合型结终端P^‑掺杂区（4）的结深小于有源区主结P⁺掺杂区（2）的结深，截止环N⁺掺杂区（3）位于芯片最外围，与复合型结终端P^‑掺杂区（4）保持一定的距离。本实用新型保证场限环P⁺掺杂区起到一定的分压作用，减缓场限环电场强度，以提高反向击穿电压典型值。
一种复合型终端结构

[实用新型]芯片单面腐蚀泡酸工装夹具-CN201420310431.3有效
发明人：任涛;江浩;朱瑞;陈晓伦;孙斌;许柏松 -专利权人：江阴新顺微电子有限公司
申请日： 2014-06-12 - 公布日： 2014-11-12 - 主分类号： H01L21/687 文献下载
摘要：本实用新型涉及一种芯片单面腐蚀泡酸工装夹具，其特征在于它包括提篮（1）、片架（2）和滚动轴（3），在所述提篮（1）底部中间向内部开有一条圆弧形凹槽（14），所述滚动轴（3）部分位于凹槽（14）中，其余部分位于腐蚀槽（4）的腐蚀液中，所述片架（2）放置在提篮（1）中，在所述提篮（1）底部的凹槽（14）两侧均设置有垫块（6）。本实用新型简单易操作，可以降低生产成本，提高产品的质量。
芯片单面腐蚀工装夹具

1
2
下一页»
尾页
共 21 条