“H01L29/778”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果2413个，建议您升级VIP下载更多相关专利

[发明专利]一种集成肖特基势垒二极管的RC-GaN HEMT器件-CN202310851452.X在审
发明人：周琦;王皓晨;吴桐;熊琦;陈匡黎;杨宁;张波 -专利权人：电子科技大学
申请日： 2023-07-12 - 公布日： 2023-10-10 - 主分类号： H01L29/778 文献下载
摘要：本发明属于半导体技术领域，尤其是涉及一种集成肖特基势垒二极管的RC‑GaN HEMT器件。本发明在传统GaN HEMT的基础上集成了肖特基势垒二极管，当漏极施加负压的绝对值增大到能够克服源极肖特基金属的势垒时，器件开始反向导通，此时通过AlGaN/GaN异质结沟道下方的肖特基势垒二极管续流，电流从阳极出发经过具有Al组分变化AlGaN层到达阴极，器件的反向导通电压不受栅极阈值电压的影响；当漏极施加负压的绝对值进一步增大到一定程度时，器件上方HEMT结构栅下的2DEG沟道开启，进一步增加器件的反向导通电流。正向阻断时，栅极零偏，P‑GaN使栅极下方2DEG沟道被耗尽，实现器件增强型。本发明使得GaN HEMT器件具有反向续流的功能，同时，避免因寄生效应带来的器件性能的下降。
一种集成肖特基势垒二极管 rc gan hemt 器件

[发明专利]用于电子器件的层叠结构及其制造方法-CN202180093531.8在审
发明人：赫然;周宇杰;焦慧芳 -专利权人：华为技术有限公司
申请日： 2021-04-29 - 公布日： 2023-10-10 - 主分类号： H01L29/778 文献下载
摘要：本公开的实施例涉及用于电子器件的层叠结构及其制造方法。该层叠结构包括：第一衬底；至少一个调节层，堆叠设置在第一衬底上，至少一个调节层的德拜温度小于第一衬底的德拜温度；至少一个接合层，堆叠设置在至少一个调节层上，至少一个接合层的德拜温度小于至少一个调节层的德拜温度；以及第二衬底，堆叠设置在至少一个接合层上，第二衬底的德拜温度小于第一衬底的德拜温度，并且第二衬底与至少一个接合层之间的德拜温度失配小于第二衬底与第一衬底之间的德拜温度失配。利用上述层叠结构，可以显著提升电子器件的散热性能。
用于电子器件层叠结构及其制造方法

[发明专利]宽禁带半导体集成碳基材料的电力电子芯片及制备方法-CN202311002739.1在审
发明人：王晓波 -专利权人：中山惠更斯智能视觉科技有限公司
申请日： 2023-08-10 - 公布日： 2023-10-10 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种宽禁带半导体集成碳基材料的电力电子芯片及制备方法，涉及半导体电子器件技术领域，电力电子芯片包括基底、Si3N4层、石墨烯层、合金区、外延区、S/D电极区和G电极；Si3N4层和外延区位于基底上方，且分别与基底连接；合金区嵌入外延层，Si3N4层位于外延区的两侧，且与外延区连接；石墨烯层位于合金区和Si3N4层上方，且与合金区和Si3N4层连接；S/D电极区位于石墨烯层上方，且与石墨烯层连接；G电极位于外延区上方，且与外延区连接。通过生长石墨烯作为导电通道代替传统的异质界面2DEG,实现超高速的电子迁移和导电速率，通过金属半导体接触的肖特基势垒作为整个芯片的栅极G的控制开关，构成全新的具有优良特性的高电子迁移率电力电子芯片。
宽禁带半导体集成基材电力电子芯片制备方法

[发明专利]一种半导体结构及其制造方法-CN201880096930.8有效
发明人：程凯 -专利权人：苏州晶湛半导体有限公司
申请日： 2018-09-30 - 公布日： 2023-10-10 - 主分类号： H01L29/778 文献下载
摘要：一种半导体结构及其制造方法，解决了现有半导体结构的制造工艺复杂以及稳定性和可靠性差的问题。其中的半导体结构包括：依次叠加的沟道层(23)以及势垒层(24)，其中，所述势垒层(24)的上方定义有栅极区域；以及形成于所述栅极区域的p型半导体材料(3)，其中所述p型半导体材料(3)包括至少一种成分变化元素，所述成分变化元素的成分在外延方向上变化。
一种半导体结构及其制造方法

[发明专利]功率器件及其制造方法-CN202211290806.X在审
发明人：黄仁俊 -专利权人：三星电子株式会社
申请日： 2022-10-20 - 公布日： 2023-10-03 - 主分类号： H01L29/778 文献下载
摘要：公开了一种功率器件和制造功率器件的方法。公开的功率器件包括：沟道层；源电极和漏电极，设置在沟道层的两侧上；栅电极，设置在沟道层上方并位于源电极和漏电极之间；至少一个第一场板，从栅电极之上朝向漏电极延伸，并包括金属；以及高k介电层，设置在至少一个第一场板的下表面和侧表面中的至少一个上。
功率器件及其制造方法

[发明专利]一种高耐压的增强型CAVET及其制备方法-CN202310824161.1在审
发明人：尹以安;邹炳志;张志翔 -专利权人：华南师范大学
申请日： 2023-07-06 - 公布日： 2023-10-03 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种高耐压的增强型CAVET及其制备方法，包括设置于衬底上的缓冲层，设置于缓冲层上的电流孔径层和对称设置于电流孔径层两侧的第一凹形电流阻挡结构和第二凹形电流阻挡结构，位于电流孔径层和凹形电流阻挡结构上的沟道层和势垒层，势垒层上设置有具有通孔的双层p型GaN帽层，通孔中设置有钝化层，第一源极和第二源极设置于势垒层的两端，p型GaN帽层和钝化层上设置有栅极，栅极与源极之间设置有钝化层，衬底的背面设置有漏极，该器件具有高击穿电压、低导通电阻和较高的阈值电压，制备方法简单、易操作。
一种耐压增强 cavet 及其制备方法

[发明专利]具有垂直结构的异质结晶体管-CN201780084273.0有效
发明人：勒内·埃斯科菲耶;泽格·卢多特 -专利权人：原子能和替代能源委员会;雷诺有限合伙公司
申请日： 2017-11-14 - 公布日： 2023-10-03 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种异质结场效应晶体管(1)，其包括：‑形成电子气体层或空穴层(15)的III‑N型第一和第二半导体层(14、13)的堆叠；‑与该气体层电接触的第一传导电极(21)以及第二传导电极(22)；‑分离层(12)，其与第一电极对齐且位于第二半导体层(13)的下方；‑第三半导体层(11)，其布置在分离层(12)下方并且与第二电极电接触；‑导电元件(24)，其与所述气体层(15)电接触并且电连接第三半导体层(11)和所述气体层(15)；‑位于所述导电元件(24)和第一传导电极(21)之间的控制栅极(23)。
具有垂直结构结晶体

[发明专利]一种基于器件结构优化提升AlGaN/GaN异质结场效应晶体管跨导和特征频率方法-CN202310849065.2在审
发明人：林兆军;王鸣雁;吕元杰;周衡;崔鹏 -专利权人：山东大学
申请日： 2023-07-12 - 公布日： 2023-09-29 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种基于器件结构优化提升AlGaN/GaN异质结场效应晶体管跨导和特征频率方法，属于晶体管器件研究技术领域。传统的提升跨导和特征频率方法，工艺复杂，实验条件严苛，并已经走到了GaN材料物理极限。本发明在一定程度上只需优化器件的结构，制作LGS/LG和LGD/LG比值更大的AlGaN/GaN HFET，以及制作LG更小的AlGaN/GaN HFET增强极化库仑场散射，增强栅压对电子速度的调制能力，或者制作LGS以及LG更小的AlGaN/GaN HFET增强沟道的电子速度，同样达到提升AlGaN/GaN HFET跨导和特征频率的效果，具有简单、直接、可操作性强等特点。
一种基于器件结构优化提升 algan gan 异质结场效应晶体管特征频率方法

[发明专利]常关型极化超结GaN基场效应晶体管和电气设备-CN202180093495.5在审
发明人：河合弘治;八木修一;成井启修 -专利权人：株式会社POWDEC
申请日： 2021-10-05 - 公布日： 2023-09-29 - 主分类号： H01L29/778 文献下载
摘要：该常关型极化超结GaN基场效应晶体管具有：未掺杂GaN层11、AlxGa1‑xN层12(0＜x＜1)、岛状的未掺杂GaN层13、p型GaN层14、p型InyGa1‑yN层15(0＜y＜1)、p型InyGa1‑yN层15上的栅电极16、AlxGa1‑xN层12上的源电极17和漏电极18。在将AlxGa1‑xN层12与未掺杂GaN层11之间的异质界面和AlxGa1‑xN层12与未掺杂GaN层13之间的异质界面的极化电荷量设为NPZ、将AlxGa1‑xN层12的厚度设为d时，NPZd≤2.64×1014[cm‑2nm]成立。
常关型极化 gan 场效应晶体管电气设备

[发明专利]增强型高电子迁移率晶体管元件-CN201911334823.7有效
发明人：陈智伟;温文莹 -专利权人：新唐科技股份有限公司
申请日： 2019-12-23 - 公布日： 2023-09-29 - 主分类号： H01L29/778 文献下载
摘要：本发明提供一种增强型高电子迁移率晶体管元件，包括配置于基板上的通道层、阻挡层、介电层、栅极、源极与漏极以及金属层。阻挡层配置于通道层上，介电层配置于阻挡层上，栅极配置于介电层上。源极与漏极位于栅极两侧，且配置于通道层及阻挡层中。金属层配置于通道层及阻挡层中，金属层的上表面从阻挡层的上表面凸出，且金属层位于栅极下方，栅极的宽度大于金属层的宽度。本发明能够降低增强型高电子迁移率晶体管元件的工艺复杂度及工艺成本。
增强电子迁移率晶体管元件

[发明专利]一种半导体器件及其制造方法-CN202010824843.9有效
发明人：黎子兰;张树昕 -专利权人：广东致能科技有限公司
申请日： 2020-08-17 - 公布日： 2023-09-29 - 主分类号： H01L29/778 文献下载
摘要：本发明涉及一种半导体器件，包括：第一沟道层，其包括第一沟道区、第一栅掺杂区、和第二沟道区，其中所述第二沟道区在所述第一沟道区之上，所述第一栅掺杂区在所述第一沟道区和所述第二沟道区之间；第一势垒层，其中在第一沟道层与第一势垒层之间形成具有垂直界面的第一异质结，在所述第一异质结内形成垂直的2DEG或2DHG；第一电极，其在所述第一栅掺杂区下方与所述第一异质结内的2DEG或2DHG电接触；第二电极，其在所述第一栅掺杂区上方与所述第一异质结内的2DEG或2DHG电接触；以及第三电极，其在所述第一栅掺杂区与所述第一异质结内的2DEG或2DHG电接触。本发明进一步包括一种半导体器件的制造方法。
一种半导体器件及其制造方法

[发明专利]带内部馈送指的高功率晶体管-CN202080038823.7有效
发明人： F·特朗;Z·莫克提;H·蒋 -专利权人：沃孚半导体公司
申请日： 2020-04-23 - 公布日： 2023-09-29 - 主分类号： H01L29/778 文献下载
摘要：一种晶体管装置，包括在半导体结构上延伸的栅极指和漏极指、耦接到栅极指的栅极接合焊盘以及耦接到漏极指的漏极接合焊盘。栅极接合焊盘在栅极指上延伸和/或漏极接合焊盘在漏极指上延伸。
内部馈送功率晶体管

[发明专利]形成氮化物半导体器件的工艺-CN201811202940.3有效
发明人：中野拓真 -专利权人：住友电工光电子器件创新株式会社
申请日： 2018-10-16 - 公布日： 2023-09-29 - 主分类号： H01L29/778 文献下载
摘要：公开了一种形成氮化物半导体器件的工艺。该工艺首先在一温度下通过低压化学气相沉积(LPCVD)技术在半导体层上沉积氮化硅(SiN)膜，然后在SiN膜中形成用于欧姆电极的开口。在SiN膜上制备光刻胶，其中光刻胶提供完全覆盖SiN膜中的开口的开口，该工艺将围绕SiN膜的开口的外围区域暴露于可以蚀刻半导体层的氯(Cl)等离子体以在其中形成凹槽。将用于欧姆电极的金属填充在半导体层中的凹槽内和SiN膜的外围区域。最后，在低于SiN膜的沉积温度的温度下对金属进行合金化。
形成氮化物半导体器件工艺

[发明专利]增强型HEMT的p型氮化物栅的制备方法及应用其制备增强型氮化物HEMT的方法-CN202110389654.8有效
发明人：程川;刘宁炀;何晨光;李成果;陈志涛;李述体;姜南 -专利权人：广东省科学院半导体研究所
申请日： 2021-04-12 - 公布日： 2023-09-26 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种增强型HEMT的p型氮化物栅及增强型氮化物HEMT的制备方法，其中，该p型氮化物栅的制备方法在制备p型氮化物栅时，先在势垒层和p型氮化物层之间采用热脱附温度高于p型氮化物层的热脱附温度的材料制备第一保护层，且其厚度范围设置为1nm‑5nm，再通过高温热脱附去除栅极区域以外的p型氮化物层；在对栅极区域以外的p型氮化物层进行高温热脱附之前，还在栅极区域的p型氮化物层上设置采用耐高温介质材料制备的第二保护层。在第一保护层和第二保护层的保护作用下，可以通过高温热脱附对栅极区域以外的p型氮化物层进行选择性刻蚀，从而可以实现可重复且一致性较好的刻蚀效果，而且可以保证增强型氮化物HEMT性能的可靠性。
增强 hemt 氮化物制备方法应用

[发明专利]高电子迁移率晶体管元件及其制造方法-CN202210351336.7在审
发明人：周志文;陈信宏;黄郁仁;黄珞荞;叶柏显;卢志竤 -专利权人：力晶积成电子制造股份有限公司
申请日： 2022-04-02 - 公布日： 2023-09-22 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种高电子迁移率晶体管元件及其制造方法，包括沟道层、第一阻障层、栅极结构与间隙壁。第一阻障层设置在沟道层上。栅极结构设置在第一阻障层上。栅极结构包括第一P型氮化镓层、第二阻障层与第二P型氮化镓层。第一P型氮化镓层设置在第一阻障层上。第二阻障层设置在第一P型氮化镓层上。第二P型氮化镓层设置在第二阻障层上。第二P型氮化镓层的宽度小于第一P型氮化镓层的宽度。间隙壁设置在第二P型氮化镓层的侧壁上。
电子迁移率晶体管元件及其制造方法