“H01L27/08”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果1837个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件-CN201710953651.6有效
发明人：坪井信生;山本芳树 -专利权人：瑞萨电子株式会社
申请日： 2017-10-13 - 公布日： 2023-05-05 - 主分类号： H01L27/088 文献下载
摘要：本发明涉及半导体器件，课题在于提高半导体器件的可靠性。在具有半导体基板(SB)、半导体基板上的绝缘层(BX)、和绝缘层上的半导体层(SM)的SOI基板(1)上，形成薄膜SOI型的p型MISFET(Qp1)，其源漏区域即n+型半导体区域(SDN)在半导体层、和半导体层上的外延层(EP)中形成。在半导体基板(SB)的n型阱区域(NW1)内形成的p型MISFET(Qp1)的下部隔着绝缘层而形成有半导体层(GN)。在作为n型阱区域(NW1)的供电区域的n型接头区域(NTAPR)中，在n型阱区域的主面在不经由外延层(EP)的情况下形成硅化物层(SL)。
半导体器件

[发明专利]具有阻挡层的集成电路器件-CN201810723993.3有效
发明人：李常铉;金俊植;蔡教锡 -专利权人：三星电子株式会社
申请日： 2018-07-04 - 公布日： 2023-05-02 - 主分类号： H01L27/088 文献下载
摘要：一种集成电路器件可以包括在衬底的栅极沟槽的内表面上的栅极电介质层、在栅极电介质层上填充栅极沟槽的一部分的栅极结构、以及在栅极沟槽中在栅极结构的上表面上的绝缘盖图案。栅极结构可以包括具有第一功函数的下栅线、具有比第一功函数低的第二功函数的上栅线、在下栅线与上栅线之间的第一阻挡层以及在上栅线与绝缘盖图案之间的第二阻挡层。
具有阻挡集成电路器件

[实用新型]电子组件和电子结构-CN202220776918.5有效
发明人： M·诺恩盖拉德;T·欧埃克斯 -专利权人：埃克斯甘公司
申请日： 2022-04-06 - 公布日： 2023-05-02 - 主分类号： H01L27/085 文献下载
摘要：本公开涉及一种电子组件和电子结构。该电子组件包括：至少两个基本模块，沿着堆叠方向堆叠；至少两个第一接触层，分别对应于至少两个基本模块，其中至少两个基本模块中的每个基本模块包括：沿着堆叠方向从该基本模块的第二侧到第一侧，第二高电子迁移率HEMT晶体管和第一HEMT晶体管，第一HEMT晶体管和所述第二HEMT晶体管共同具有源极电极、漏极电极和栅极电极；绝缘层，在第一HEMT晶体管与第二HEMT晶体管之间；以及其中至少两个第一接触层中的每个第一接触层在相应基本模块的第一侧与相应基本模块的栅极电极接触，并且每个第一接触层包括出现在相应基本模块的边缘表面之外的电接触点。
电子组件结构

[发明专利]一种集成反相器及其制备方法-CN202211066704.X在审
发明人：王霄;王东;黄永;杨旭豪;陈财;陈兴;吴勇 -专利权人：西安电子科技大学芜湖研究院
申请日： 2022-08-30 - 公布日： 2023-04-28 - 主分类号： H01L27/085 文献下载
摘要：本发明公开了一种集成反相器及其制备方法，器件包括：具有第一区域和第二区域的衬底；衬底在第一区域的厚度大于在第二区域的厚度；缓冲结构层，设置于第二区域的衬底上；第一导电结构层和第二导电结构层，依次设置于缓冲结构层上，且第一导电结构层和第二导电结构层具有间隔的第一子区域和第二子区域，第一子区域的第一导电结构层和第二导电结构层形成异质结；第三导电结构层，设置于第二子区域的第二导电结构层上；第一源极和第二栅极之间以及第一漏极和第二源极之间电连接，第一栅极和第三栅极电连接为集成反相器的输入端，第二漏极和第三源极电连接为集成反相器的输出端；第三漏极为集成反相器的驱动电源连接端。本发明中的器件，集成度高。
一种集成反相器及其制备方法

[发明专利]半导体结构及其形成方法-CN202111258439.0在审
发明人：郑二虎 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-27 - 公布日： 2023-04-28 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，包括衬底、以及位于衬底上的鳍部，衬底包括第一器件区和第二器件区，第一器件区的器件工作电压小于第二器件区的器件工作电压，鳍部沿延伸方向包括沟道区；在第二器件区中，对沟道区的鳍部进行减薄处理；在基底上形成横跨沟道区的鳍部的伪栅结构，包括栅氧化层、以及覆盖栅氧化层的伪栅层；在伪栅层两侧的鳍部中形成源漏掺杂层；在衬底上形成层间介质层，露出伪栅层顶部；去除第一器件区的伪栅结构和第二器件区的伪栅层，形成栅极开口；在栅极开口中形成栅极结构。本发明减小沟道区的鳍部宽度，以增大相邻沟道区的鳍部之间的空间，从而提高栅极结构的形成质量。
半导体结构及其形成方法

[发明专利]基于二维材料的共电极三维器件结构及其制作方法-CN202110373665.7有效
发明人：毛亚会;刘玉菲;张斌;程璐;张文元 -专利权人：联合微电子中心有限责任公司
申请日： 2021-04-07 - 公布日： 2023-04-25 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种基于二维材料的共电极三维器件结构及其制作方法，三维器件结构包括：衬底、第一二维材料功能层、第一二维材料介质层、二维材料共栅极层、第二二维材料介质层、第二二维材料功能层、源极及漏极，第一、二二维材料功能层形成有源区及漏区，源极连接多个源区并实现源区的电引出；漏极连接多个漏区并实现漏区的电引出。本发明实现了二维材料场效应晶体管的垂直互联设计，所用绝缘介质层、功能层、栅电极等均为二维材料，二维材料垂直方向尺寸极小，可以极大程度缩减器件垂直方向尺度，因此本发明可有效实现垂直方向的三维器件集成小型化。
基于二维材料电极三维器件结构及其制作方法

[发明专利]半导体器件及其制造方法-CN201811532040.5有效
发明人：河泰元;金柱然;李相旻;洪文善;洪世基 -专利权人：三星电子株式会社
申请日： 2018-12-14 - 公布日： 2023-04-25 - 主分类号： H01L27/088 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，该半导体器件包括：衬底，具有有源区；以及在衬底的有源区上的第一晶体管至第三晶体管，第一晶体管至第三晶体管中的每个包括在衬底上的电介质层、在电介质层上的金属层以及在电介质层和金属层之间的阻挡层。第一晶体管和第二晶体管中的每个还包括在电介质层和阻挡层之间的功函数层。其中第三晶体管的阻挡层与第三晶体管的电介质层接触，以及其中第二晶体管的阈值电压大于第一晶体管的阈值电压并且小于第三晶体管的阈值电压。
半导体器件及其制造方法

[发明专利]半导体结构及其形成方法-CN202111222773.0在审
发明人：苏博;赵振阳;王文泰;谭程;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-10-20 - 公布日： 2023-04-21 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供衬底，衬底包括器件区和隔离区，器件区和隔离区的衬底上形成有凸立的鳍部；在鳍部露出的衬底顶部形成第一隔离层，第一隔离层覆盖鳍部的顶部和侧壁；在隔离区中，去除第一隔离层、鳍部和部分厚度的衬底，在隔离区的衬底中形成凹槽；在凹槽中形成第二隔离层，第二隔离层的顶部与第一隔离层的顶部相齐平；形成第二隔离层之后，去除部分厚度的第一隔离层和第二隔离层，露出鳍部的部分侧壁。通过在形成第一隔离层之后，去除隔离区中的第一隔离层，并结合将第二隔离层的底部延伸至衬底中，降低了器件区中的鳍部发生弯曲的概率，从而提高了半导体结构的性能。
半导体结构及其形成方法

[发明专利]包括共源共栅装置的电路和操作电路的方法-CN202211133864.1在审
发明人：马尔腾·雅各布斯·斯万内堡 -专利权人：恩智浦有限公司
申请日： 2022-09-16 - 公布日： 2023-04-21 - 主分类号： H01L27/088 文献下载
摘要：一种包括共源共栅装置的电路，所述共源共栅装置包括场效应晶体管。所述场效应晶体管包括共同主体区。所述场效应晶体管还包括多个源极区。所述源极区形成所述共源共栅装置的输入。所述多个源极区中的每个源极区通过所述共同主体区与所述多个源极区中的每个其它源极区分隔开。所述场效应晶体管另外包括共同栅极。所述场效应晶体管还包括共同漏极区。所述共同漏极区形成所述共源共栅装置的输出。所述电路可另外包括：具有一个或多个电流源的多个群组，每个群组耦合到所述共源共栅装置的所述输入中的一个相应输入；以及电流输出，所述电流输出耦合到所述共源共栅装置的所述输出。一种操作电流源电路的方法。
包括共源共栅装置电路操作方法

[发明专利]半导体结构及其形成方法-CN202111216192.6在审
发明人：赵振阳;苏博;金吉松 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-10-19 - 公布日： 2023-04-21 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，其中，方法包括：形成衬底，包括第一区和若干第二区，衬底上具有相互分立的若干初始鳍部；形成第一隔离层以及第一隔离层上的第一掩膜层，第一隔离层和第一掩膜层暴露出若干第二区的若干初始鳍部；在形成第一掩膜层后，以第一掩膜层为掩膜，刻蚀若干第二区上的若干初始鳍部，形成若干中间鳍部；对若干第二区上的中间鳍部和衬底进行离子注入，形成改性区；去除改性区，形成若干鳍部，并且，去除改性区之后，第二区表面具有交替的若干凸起和若干凹陷，第二区表面低于第一区表面，或者第二区表面的最高处齐平于第一区表面；在去除改性区后，在若干第二区表面形成第二隔离层。从而提高了半导体结构的性能和可靠性。
半导体结构及其形成方法

[实用新型]电子设备及结构-CN202220789092.6有效
发明人： M·诺恩盖拉德;T·欧埃克斯 -专利权人：埃克斯甘公司
申请日： 2022-04-06 - 公布日： 2023-04-21 - 主分类号： H01L27/085 文献下载
摘要：本公开涉及电子设备及结构。该电子设备设置有两个高电子迁移率晶体管，这两个高电子迁移率晶体管彼此堆叠并且共同具有源极电极、漏极电极和栅极电极。例如，这些电极中的每一个垂直于两个晶体管延伸。例如，源极电极和漏极电极电接触每个晶体管的导电沟道，使得上述沟道并联地电连接。通过本公开的实施例，可以例如增加可能流过上述设备的电流密度。
电子设备结构

[发明专利]具有嵌入气隙的FINFET器件及其制造方法-CN202310157746.2在审
发明人：张哲诚;林志翰 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-09 - 公布日： 2023-04-18 - 主分类号： H01L27/088 文献下载
摘要：一种半导体器件，包括：设置在衬底上方的第一栅极结构。第一栅极结构沿第一方向延伸。第二栅极结构设置在衬底上方。第二栅极结构沿第一方向延伸。介电材料设置在第一栅极结构与第二栅极结构之间。气隙设置在介电材料内。本发明实施例涉及具有嵌入气隙的FINFET器件及其制造方法。
具有嵌入 finfet 器件及其制造方法

[发明专利]3维电容器结构-CN201780023147.4有效
发明人：弗雷德里克·瓦龙;简-勒内·特纳尔洛 -专利权人：村田整合被动式解决方案公司
申请日： 2017-09-18 - 公布日： 2023-04-18 - 主分类号： H01L27/08 文献下载
摘要：3维电容器结构基于沟槽网络，该沟槽网络从基板(100)的顶面(S100)蚀刻并形成分隔的柱(10)的规则阵列。3维电容器结构包括双电容器层堆叠，其在基板顶面处的柱(10)的顶面上，在沟槽侧壁上并且还在沟槽底部(S101)上连续地延伸。沟槽网络被局部修改以接触双电容器层堆叠的第二电极，同时确保在所述双电容器层堆叠的所述第二电极与第三电极之间不会发生不想要的短路。本发明提供了在高电容器密度与没有不想要的短路的确定性之间的改善的折衷。
电容器结构

[发明专利]半导体结构及其形成方法-CN202111187793.9在审
发明人：罗康 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-10-12 - 公布日： 2023-04-14 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，其中半导体结构包括：衬底，所述衬底上具有若干相互分立的鳍部，所述鳍部包括掩埋区、位于所述掩埋区上的底部区、以及位于所述底部区上的顶部区，所述底部区的鳍部具有第一宽度尺寸，所述顶部区的鳍部具有第二宽度尺寸，所述第一宽度尺寸小于所述第二宽度尺寸；位于所述衬底上的隔离层，所述隔离层覆盖所述掩埋区。当所述底部区暴露出的鳍部的第一宽度尺寸较小时，能够使得后续形成的栅极对所述底部区的控制作用增强，进而减少所述底部区的鳍部发生漏电流的问题。另外，所述顶部区暴露出的鳍部的第二宽度尺寸较大，使得驱动电流的导通路径较长，进而提升最终形成的半导体结构的驱动性能。
半导体结构及其形成方法

[发明专利]半导体器件-CN202211247071.2在审
发明人：朴钟撤;罗炫旭 -专利权人：三星电子株式会社
申请日： 2022-10-12 - 公布日： 2023-04-14 - 主分类号： H01L27/088 文献下载
摘要：一种半导体器件，包括：有源区，该有源区包括第一有源区和第二有源区，第一有源区和第二有源区彼此平行并在第一方向上延伸；栅结构，包括第一栅结构和第二栅结构，第一栅结构与第一有源区相交，在第二方向上延伸并彼此平行，第二栅结构与第二有源区相交，并在第二方向上与第一栅结构相对；第一栅结构和第二栅结构之间的栅隔离图案；栅结构的至少一侧上的源/漏区；以及公共接触插塞，电连接到源/漏区，其中，栅隔离图案包括下区域和上区域，上区域在第三方向上从下区域延伸，并在第一方向上彼此间隔开，其中，上区域在第一栅结构和第二栅结构之间。
半导体器件