“H01L21/32”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果2718个，建议您升级VIP下载更多相关专利

[发明专利]一种快速退火的方法-CN202211115107.1在审
发明人：罗昊;姚科新;黄春峰;曹锦伟;李仕权 -专利权人：中环领先半导体材料有限公司
申请日： 2022-09-14 - 公布日： 2023-01-03 - 主分类号： H01L21/324 文献下载
摘要：本发明公开了一种快速退火的方法，其退火方法包括以下步骤：S1、首先可将立式退火炉的顶部和侧面以及门体向下位置依次进行同时开设多个风道，并且进行通风管道的安装和对接排布，并对管道进行实时测试实现贯通通风，通过对风道重新布局进行实时调控温度；S2、然后在相应的风道内侧安装相应的通风排风装置，将通风排风装置通过导线外界电源和控制开关，并且将通风排风装置与外部相应的风力调节控制器进行实时电性连接；S3、最好可根据实际排风通风的需要进行实时控制调节通风排风装置运行功率。本发明实现了硅片快速降温的效果，有助于更高效的生产，退火更充分，同时使硅片电阻率更加稳定。
一种快速退火方法

[发明专利]一种高压快恢复二极管及其制备方法-CN202211121633.9有效
发明人：张益鸣;刘杰 -专利权人：深圳芯能半导体技术有限公司
申请日： 2022-09-15 - 公布日： 2023-01-03 - 主分类号： H01L21/329 文献下载
摘要：本申请属于功率器件技术领域，提供了一种高压快恢复二极管及其制备方法，通过在N型外延层的正面形成凹槽，然后向凹槽的底部以及凹槽的侧壁下方注入第一P型掺杂离子后高温退火形成第一P型掺杂区，以预设角度D向凹槽注入第二P型掺杂离子，然后低温退火在凹槽的侧壁形成第二P型掺杂区，其中，第一P型掺杂区的掺杂浓度小于第二P型掺杂区的掺杂浓度，从而使得凹槽底部对肖特基器件的电场屏蔽较弱，凹槽侧壁的阳极注入效率较高，IRM较高，同时满足对肖特基器件的电场屏蔽较高，且对IRM影响较小的条件，实现了快恢复二极管器件的高耐压、低VF、高软度、低IRM的特性。
一种高压恢复二极管及其制备方法

[发明专利]一种凸形碳化硅MPS器件及其制备方法、芯片-CN202211159045.4有效
发明人：张益鸣;刘杰 -专利权人：深圳芯能半导体技术有限公司
申请日： 2022-09-22 - 公布日： 2023-01-03 - 主分类号： H01L21/329 文献下载
摘要：本申请属于功率器件技术领域，提供了一种凸形碳化硅MPS器件及其制备方法、芯片，在N型外延层的正面形成多个凹槽之间的间距大于凹槽的宽度的第一凹槽，在第一凹槽的侧壁形成的氮化硅掩膜层的掩蔽下刻蚀N型外延层，以在N型外延层的正面形成交替设置的第二凹槽和第三凹槽，在第二凹槽内形成第一氮化硅层，并在第三凹槽的侧壁形成第二氮化硅层作为掩蔽，以在第三凹槽的底部形成P型掺杂区，然后在P型掺杂区上形成欧姆金属层，提升了器件的抗浪涌能力，在欧姆金属层、N型外延层上沉积肖特基金属材料形成肖特基合金层，使得沟槽侧壁和底部形成凹型肖特基结，通过增加肖特基结的面积降低VF，并减小了PN结之间的间距，降低了器件的漏电流。
一种碳化硅 mps 器件及其制备方法芯片

[发明专利]在单个基材上提供不同图案-CN202210743859.6在审
发明人： S·西玛萨森德兰;D·萨本库奥格鲁特斯坎;A·帕内里;C·库明斯 -专利权人： IMEC 非营利协会
申请日： 2022-06-28 - 公布日： 2022-12-30 - 主分类号： H01L21/32 文献下载
摘要：一种用于在单个基材上提供不同图案的方法，所述方法包括执行以下步骤序列至少两次：在关注层(220)上沉积(120)硬掩模(230)，并用预定义图案对硬掩模进行图案化，以在关注层(220)上产生可进入部分；在硬掩模(230)和关注层(220)的可进入部分上旋压(130)玻璃/碳层(240)；将嵌段共聚物(250)旋涂(140)在玻璃/碳层(240)上；将预定义嵌段共聚物图案转移(150)到关注层(220)上，从而获得转移的图案(260)，去除(160)硬掩模；对转移的图案(260)进行填充(170)，然后进行化学机械抛光或回蚀(180)；其中，使用不同的嵌段共聚物图案。
单个基材提供不同图案

[发明专利]含钌材料的选择性移除-CN202280004116.5在审
发明人：王柏玮;X·C·陈;R·P·雷迪;O·贾恩;崔振江;王安川 -专利权人：应用材料公司
申请日： 2022-04-07 - 公布日： 2022-12-30 - 主分类号： H01L21/3213 文献下载
摘要：示例性蚀刻方法可包括使含氧前驱物流入半导体处理腔室的处理区域中。所述方法可包括：使容纳在处理区域中的基板与含氧前驱物接触。基板可包括暴露的钌区域，并且所述接触可产生四氧化钌。所述方法可包括：使四氧化钌从暴露的钌区域的表面汽化。可保留一定量的氧化的钌。所述方法可包括：使氧化的钌与含氢前驱物接触。所述方法可包括：去除氧化的钌。
材料选择性

[发明专利]一种可变选择比SOI刻蚀方法-CN202211199406.8在审
发明人：章文通;刘腾;田丰润;张科;唐宁;何乃龙;张森;李肇基;张波 -专利权人：电子科技大学
申请日： 2022-09-29 - 公布日： 2022-12-30 - 主分类号： H01L21/3213 文献下载
摘要：本发明涉及一种可变选择比SOI刻蚀方法，通过如下步骤对绝缘体上硅材料进行刻蚀：(1)提供绝缘体上硅基片；(2)淀积可变选择比的复合硬掩模代替不可变选择比的传统硬掩模；(3)涂胶；(4)制版，用光刻版定义要刻蚀的区域；(5)刻蚀定义区域的光刻胶；(6)刻蚀复合硬掩模；(7)去胶；(8)使用第二刻蚀方法以第一选择比刻蚀顶层硅；(9)使用第三刻蚀方法以第二选择比刻蚀埋氧层，本发明区别于传统刻蚀技术，可避免在刻蚀埋氧层时对于深槽侧壁的损伤，以及在刻蚀0.5μm以上的埋氧时，无需使用过厚的硬掩模，降低了工艺的成本，缓解了掩模应力同时提高了工艺的稳定性。
一种可变选择 soi 刻蚀方法

[发明专利]一种肖特基二极管的制造方法-CN202110325602.4有效
发明人：张园览;张清纯 -专利权人：光华临港工程应用技术研发（上海）有限公司
申请日： 2021-03-26 - 公布日： 2022-12-30 - 主分类号： H01L21/329 文献下载
摘要：本发明提供一种肖特基二极管的制造方法。包括以下步骤：提供衬底层；在衬底层上形成漂移层；在漂移层的表面形成图形化的掩膜层；以图形化的掩膜层为掩膜对漂移层进行刻蚀，在漂移层中形成凹槽；形成凹槽之后，横向刻蚀掩膜层以暴露凹槽周围的漂移层的顶部表面；横向刻蚀掩膜层之后，以掩膜层为掩膜在凹槽侧壁和底部的漂移层形成掺杂层，掺杂层的导电类型与漂移层的导电类型相反；形成掺杂层之后，去除图形化的掩膜层。该方法减少了掩膜板的使用，实现了自对准，不易引入其他影响因素，降低了制造工艺难度。
一种肖特基二极管制造方法

[发明专利]GaAs平面掺杂势垒二极管及其制备方法-CN202211160622.1在审
发明人：张宇;陈宏泰;房玉龙 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2022-09-22 - 公布日： 2022-12-27 - 主分类号： H01L21/329 文献下载
摘要：本发明适用于二极管技术领域，提供了一种GaAs平面掺杂势垒二极管及其制备方法，所述方法包括：在半绝缘衬底上逐层外延生长第一电极接触层、第一扩散阻挡层、第一非掺层、p型电荷层、掺杂层、第二非掺层、第二扩散阻挡层、上接触过渡层和第二电极接触层；将外延生长后得到的外延片放入退火炉中加入预设正向电压，在氮气的环境下进行退火处理。本发明能够防止Si原子扩散到非掺层而导致器件失效，以及防止P型材料掺杂元素C被MOCVD反应室中的H离子钝化而使得掺杂元素C的掺杂浓度降低。
gaas 平面掺杂二极管及其制备方法

[发明专利]用于制造半导体元件的系统及其集成电路图案化的方法-CN202210974326.9在审
发明人：何韦德;唐沛陞;吴汉威;龙元祥;林华泰;王辰戎 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-15 - 公布日： 2022-12-27 - 主分类号： H01L21/3213 文献下载
摘要：一种用于制造半导体元件的系统及其集成电路图案化的方法，在对集成电路进行图案化的方法中，当设置于测试基板上的具有已知厚度的测试层经历倾斜角度电浆蚀刻时，接收测试层厚度变化数据。确定由倾斜角度电浆蚀刻引起的每个基板位置的重叠偏移数据。基于接收到的厚度变化数据确定重叠偏移数据。重叠偏移数据与半导体基板上的第一层的第一电路图案与设置于基板上的第一层上的第二层的对应的第二电路图案之间的重叠相关联。在微影操作的期间，基于重叠偏移数据调整基板的位置，以在第二层上图案化抗蚀剂层。第二层基于遮罩的投影布局图案并使用倾斜角电浆蚀刻来图案化。
用于制造半导体元件系统及其集成电路图案方法

[发明专利]一种寄生的齐纳二极管制作方法-CN202211086765.2在审
发明人：方明旭;许昭昭;宋婉;陈华伦 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-09-07 - 公布日： 2022-12-27 - 主分类号： H01L21/329 文献下载
摘要：本发明提供一种寄生的齐纳二极管制作方法，N型埋氧层上的P型外延层中形成有第一、第二P阱；第一P阱一侧形成有第一STI区；第二P阱侧形成有第二STI区；沉积多晶硅层并对其进行刻蚀去除第一、第二P阱之间以外的多晶硅层；光刻打开剩余的多晶硅层上的区域；在第一、第二P阱之间的P型外延层中形成P型体区；去除被打开的区域的第一多晶硅结构的部分，靠近第一STI区剩余的部分形成为第二多晶硅结构；靠近第二STI区剩余的部分形成为第三多晶硅结构；去除第二、第三多晶硅结构之下以外的栅氧层。本发明使用SNLDMOS中P型体区注入形成N+区和P型体区，供齐纳二极管使用，无需增加额外的光罩，工艺简单，可以简化工艺。
一种寄生齐纳二极管制作方法

[发明专利]降低氮化镓器件台面隔离漏电流的方法-CN202011642789.2有效
发明人：康玄武;赵志波;郑英奎;魏珂;刘新宇 -专利权人：中国科学院微电子研究所
申请日： 2020-12-30 - 公布日： 2022-12-27 - 主分类号： H01L21/324 文献下载
摘要：本公开提供了一种降低氮化镓器件台面隔离漏电流的方法，包括：制备氮化镓器件，自下而上顺次包括衬底、外延结构层和电极层；采用ICP刻蚀氮化镓器件的外延结构层，形成台面结构；在快速退火炉中进行退火处理，修复刻蚀损伤；退火处理时，选用气体为O2、N2、Ar中的一种或几种，温度范围为300℃～550℃，退火所用时间范围为60s～180s。本公开工艺简单，降低漏电流效果明显，能够显著提升器件的电学性能。
降低氮化器件台面隔离漏电方法

[发明专利]用于太赫兹肖特基二极管的多孔金刚石衬底的制备方法-CN202110161020.7有效
发明人：吕元杰;宋旭波;徐森锋;王元刚;付兴昌;梁士雄;郭红雨;冯志红 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2021-02-05 - 公布日： 2022-12-27 - 主分类号： H01L21/329 文献下载
摘要：本发明提供了一种用于太赫兹肖特基二极管的多孔金刚石衬底的制备方法，属于半导体技术领域，包括：在衬底的正面沉积外延层；在衬底的背面沉积牺牲层；选择性腐蚀牺牲层，使牺牲层在衬底的背面形成多个相互独立的柱状体；继续选择性刻蚀衬底，使柱状体延伸至外延层的背面；在外延层的背面以及柱状体的端面沉积金刚石；去除柱状体端面的金刚石层及柱状的牺牲层；去除柱状的原衬底，形成多孔金刚石衬底。本发明提供的制备方法，制备的多孔金刚石衬底用于太赫兹肖特基二极管，可以减少寄生电容，提高截止频率；同时可以增强散热能力、提高肖特基二极管的倍频效率；多孔结构有助于释放晶圆应力，改善翘曲，降低芯片制造难度。
用于赫兹肖特基二极管多孔金刚石衬底制备方法

[发明专利]用于改善功率MOS器件多晶硅表面平整度的刻蚀方法-CN202010716679.X有效
发明人：丁佳;吴长明;冯大贵;欧少敏;杜闫 -专利权人：华虹半导体（无锡）有限公司
申请日： 2020-07-23 - 公布日： 2022-12-27 - 主分类号： H01L21/3213 文献下载
摘要：本申请半导体制造技术领域，具体涉及一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法。所述用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括：将淀积有多晶硅层的器件置入刻蚀系统的反应腔中；提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为2.5：1至4：1；使得所述刻蚀气体在刻蚀系统的工作环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物；抽走所述生成物。所述用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，可以解决多晶硅表面不平整，晶圆表面缺陷较多的问题。
用于改善功率 mos 器件多晶表面平整刻蚀方法

[发明专利]一种沟槽型MPS器件及其制备方法-CN202211130548.9在审
发明人：张益鸣;刘杰 -专利权人：深圳芯能半导体技术有限公司
申请日： 2022-09-15 - 公布日： 2022-12-23 - 主分类号： H01L21/329 文献下载
摘要：本申请属于功率器件技术领域，提供了一种沟槽型MPS器件及其制备方法，通过在N型外延层的正面形成凹槽，然后在凹槽的底部注入第一P型掺杂离子后高温退火形成第一P型掺杂区，在凹槽的侧壁下方注入第二P型掺杂离子，在凹槽侧壁上方注入第三P型掺杂离子，然后低温退火在凹槽的侧壁下方形成第二P型掺杂区，在凹槽的侧壁上方形成第三P型掺杂区，其中，第一P型掺杂区、第二P型掺杂区、第三P型掺杂区的掺杂浓度逐渐增加，从而使得凹槽底部对肖特基器件的电场屏蔽较弱，凹槽侧壁上方的阳极注入效率较高，同时满足对肖特基器件的电场屏蔽较高，且对IRM影响较小的条件，实现了快恢复二极管器件的高耐压、低VF、高软度、低IRM的特性。
一种沟槽 mps 器件及其制备方法

[发明专利]电荷耦合场效应整流二极管及其制造方法-CN202210633599.7在审
发明人：李欣蓓;阮文征;F·拉努瓦;F·塔希尔;D·阿德南 -专利权人：意法半导体有限公司;意法半导体(图尔)公司
申请日： 2022-06-06 - 公布日： 2022-12-23 - 主分类号： H01L21/329 文献下载
摘要：本公开的各实施例涉及电荷耦合场效应整流二极管及其制造方法。以第一绝缘层内衬半导体衬底中的沟槽。使用沉积在第一绝缘层上的硬掩模层控制蚀刻的执行，该蚀刻从上沟槽部分选择性地去除第一绝缘层的第一部分，同时在下沟槽部分中留下第一绝缘层的第二部分。在去除硬掩模层之后，以第二绝缘层内衬沟槽的上部。然后通过单次沉积填充形成场效应整流二极管的单一栅极/场板导体的多晶硅材料来填充沟槽中的开口，该开口包括由第一绝缘层的第二部分在下沟槽部分中界定的下开口部分以及由第二绝缘层在上沟槽部分处界定的上开口部分。
电荷耦合场效应整流二极管及其制造方法