[发明专利]一种半导体结构以及半导体结构制备方法

说明书

本发明公开了一种半导体结构以及半导体结构制备方法，该半导体结构可以包括设置在基底中的浅沟槽隔离结构，以及至少部分设置在浅沟槽隔离结构上的第一栅极结构，其中，浅沟槽隔离结构的至少部分上表面低于基底的上表面，第一栅极结构可以包括第一介质层和第一导电层，并且第一导电层的顶部两端具有异形凸起。通过在浅沟槽隔离结构上设置第一栅极结构，利用第一栅极结构作为支撑或者用于后续的器件互联，可以充分利用浅沟槽隔离结构上的空间，实现了有效减小半导体结构整体尺寸的效果。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构以及半导体结构制备方法。

背景技术

浅沟槽隔离是目前大规模集成电路中用于实现器件隔离的主要方法。例如，可利用沟槽隔离结构将相邻的有源区相互隔离，从而可以避免形成在不同的有源区上的元器件相互干扰。此外，在半导体集成电路中，通常还会设置有大量的电性传导结构。随着半导体技术的不断发展，集成电路的尺寸趋于减小，即使通过缩减电性传导结构的尺寸可以实现集成电路的尺寸缩减，然而由于仍然需要为电性传导结构预留较大的空间，从而使得半导体集成电路的整体尺寸难以再进一步缩减。

发明内容

本发明要解决的技术问题是：如何有效减小半导体结构的尺寸。

为解决上述技术问题，本发明提供了一种半导体结构以及半导体结构制备方法。

本发明的第一个方面，提供了一种半导体结构，其包括：

基底；

浅沟槽隔离结构，所述浅沟槽隔离结构设置在所述基底中，所述浅沟槽隔离结构的至少部分上表面低于所述基底的上表面；

第一栅极结构，所述第一栅极结构至少部分设置于所述浅沟槽隔离结构上，所述第一栅极结构包括第一介质层和第一导电层，所述第一导电层的顶部具有异形凸起。

在一些实施例中，所述第一导电层的顶部具有异形凸起包括：所述第一导电层的顶部两端具有异形凸起。

在一些实施例中，所述第一导电层的顶部中间平坦。

在一些实施例中，所述第一导电层的底表面呈由边缘向中间凹陷的凹面型，所述第一介质层的上表面呈由边缘向中间凹陷的凹面型且所述第一介质层的上表面与所述第一导电层的底表面相嵌合。

在一些实施例中，所述半导体结构还包括：第二栅极结构，所述第二栅极结构设置于所述基底上，所述第二栅极结构包括依次沉积在所述基底上的第二介质层和第二导电层。

在一些实施例中，所述异形凸起的顶部低于所述第二导电层的顶部。

在一些实施例中，所述浅沟槽隔离结构包括至少三层绝缘层。

在一些实施例中，所述浅沟槽隔离结构包括：

第一绝缘层；

第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层的侧壁和底部；

第三绝缘层，所述第三绝缘层填充满所述第二绝缘层围成的凹槽。

在一些实施例中，所述第一栅极结构的横向尺寸小于所述第三绝缘层的横向尺寸。

在一些实施例中，所述第一栅极结构还包括：

第四绝缘层，所述第四绝缘层覆盖所述第三绝缘层的上表面以及所述第一介质层和所述第一导电层的侧壁。

在一些实施例中，所述半导体结构还包括：

遮蔽层，所述遮蔽层覆盖所述第一导电层以及至少部分所述第四绝缘层；

栅极间隔物，所述栅极间隔物覆盖所述第四绝缘层、所述遮蔽层、所述第二绝缘层和部分所述第一绝缘层的上表面。