[发明专利]具有虚设焊盘的半导体封装

说明书

一种半导体封装包括：封装衬底；多个封装端子，设置在封装衬底的底表面上；插入衬底，设置在封装衬底的顶表面上；多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片和第二半导体芯片，彼此水平分离地设置在插入衬底的顶表面上；第一和第二多个信号焊盘，设置在插入衬底的顶表面上且与插入衬底中的布线相连，并分别连接至第一半导体芯片和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，设置在由第一半导体芯片或第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。每个信号焊盘在插入衬底与相应的半导体芯片之间传输信号，且每个虚设焊盘在插入衬底与设置在其上的任何半导体芯片之间不传输信号。

相关申请的交叉引用

本申请要求于2019年7月5日向韩国知识产权局递交的韩国专利申请10-2019-0081352和2020年3月2日提交的美国专利申请16/805,890的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及一种半导体封装，尤其涉及将第一管芯和第二管芯并排设置在插入衬底上的半导体封装。

背景技术

在半导体工业中，已经开发出各种封装技术来满足对半导体器件和/或电子设备的存储量大、厚度薄和尺寸小的需求。在将集成电路(IC)芯片嵌入半导体封装中的情况下，可以容易地将IC芯片用作电子产品的一部分。半导体封装通常可以包括印刷电路板(PCB)和半导体芯片，该半导体芯片设置在PCB上并且通过接合线或凸块而电连接至PCB。随着半导体工业的成熟，对高性能、高速和紧凑型半导体封装的需求不断增长。

发明内容

本发明构思的实施例提供了一种具有改善的电特性的半导体封装。

根据一些实施例，提供了一种半导体封装。该半导体封装包括：封装衬底，具有底表面和顶表面；多个封装端子，设置在封装衬底的底表面上；以及插入衬底，设置在封装衬底的顶表面上，插入衬底具有面对封装衬底的底表面和与该底表面相对的顶表面。该半导体封装还包括：多个插入端子，设置在插入衬底的底表面上并电连接至封装衬底；第一半导体芯片，设置在插入衬底的顶表面上；第二半导体芯片，设置在插入衬底的顶表面上，并且设置为与第一半导体芯片水平地分离；第一多个信号焊盘，设置在插入衬底的顶表面上，并且电连接至插入衬底中的布线和第一半导体芯片中的一个或多个电路；第二多个信号焊盘，设置在插入衬底的顶表面上，并且电连接至插入衬底中的布线和第二半导体芯片中的一个或多个电路；以及多个虚设焊盘，从上向下看设置在由第一半导体芯片占据的区域外部，并从上向下看设置在由第二半导体芯片占据的区域外部，并设置在插入衬底的顶表面上。第一多个信号焊盘、第二多个信号焊盘和多个虚设焊盘均位于封装衬底的顶表面上方的相同竖直高度处。另外，第一多个信号焊盘和第二多个信号焊盘中的每个焊盘被配置为在插入衬底与相应的半导体芯片之间传输信号，并且虚设焊盘中的每个焊盘被配置为在插入衬底与设置在其上的任何半导体芯片之间不传输信号。

根据可以与上述实施例相同或不同的一些实施例，提供了一种半导体封装。该半导体封装包括：封装衬底，具有底表面和顶表面；多个封装端子，设置在封装衬底的底表面上；以及插入衬底，设置在封装衬底的顶表面上，插入衬底具有面对封装衬底的底表面和与该底表面相对的顶表面。多个插入端子设置在插入衬底的底表面上并电连接至封装衬底。第一半导体芯片设置在插入衬底的顶表面上，并且第二半导体芯片设置在插入衬底的顶表面上并被设置为与第一半导体芯片水平地分离。第一多个信号焊盘设置在插入衬底的顶表面上，并且电连接至插入衬底中的布线和第一半导体芯片中的一个或多个电路。第二多个信号焊盘设置在插入衬底的顶表面上，并且电连接至插入衬底中的布线和第二半导体芯片中的一个或多个电路。多个虚设焊盘从上向下看设置在由第一半导体芯片占据的区域的外部，并从上向下看设置在由第二半导体芯片占据的区域的外部，并设置在插入衬底的顶表面上。第一多个信号焊盘、第二多个信号焊盘和多个虚设焊盘均位于封装衬底的顶表面上方的相同竖直高度处，并且，从上向下看，多个虚设焊盘中的一组虚设焊盘在由插入衬底的最外插入端子的外边界占据的区域的外部。