[发明专利]一种可集成功率半导体器件及其制造方法

说明书

本发明提供一种可集成功率半导体器件及其制造方法，包括集成于同一芯片上的纵向高压器件、第一高压pLDMOS器件、高压nLDMOS器件、第二高压pLDMOS器件、低压NMOS器件、低压PMOS器件、低压NPN器件和低压Diode器件，第一高压pLDMOS器件、高压nLDMOS器件、第二高压pLDMOS器件、低压NMOS器件、低压PMOS器件、低压NPN器件和低压Diode器件均采用介质隔离，第一高压pLDMOS器件、高压nLDMOS器件采用多沟道设计，第二高压pLDMOS器件采用单沟道设计，本发明提出一种部分埋氧的集成技术，采用离子注入等方式形成埋氧层，这种技术可集成横向高压器件、纵向高压器件以及低压器件，且无漏电流与串扰问题，相比横向高压器件而言，具有更低的导通电阻且占用更小的芯片面积。

技术领域

本发明属于半导体功率器件技术领域，涉及一种可集成功率半导体器件及其制造方法。

背景技术

高压功率集成电路常利用Bipolar晶体管的高模拟精度、CMOS的高集成度以及DMOS(Double-diffused MOSFET)的高功率或电压特性，将Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和DMOS高压功率器件单片集成在一起(简称BCD工艺)。BCD工艺集成技术是一种常用的单片集成技术，可以大幅降低系统功率损耗，提高系统性能，节省电路的封装费用并具有更好的可靠性。

横向高压器件由于漏极、栅极、源极都在芯片表面，易于通过内部连接与低压信号电路集成，被广泛应用于高压功率集成电路中。在简单的一维分析下，DMOS器件的比导通电阻(Specific on-resistance,R_on,sp)与器件击穿电压(Breakdown Voltage,BV)存在R_on,sp∝BV^2.3～2.6的关系，使得器件在高压应用时，导通电阻急剧上升，这就限制了横向高压DMOS器件在高压功率集成电路中的应用，尤其是在要求低导通损耗和小芯片面积的电路中。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF(Reduced SURface Field)降低表面场技术，被广泛应用于高压器件的设计中。除此之外，还有人提出了如Double-RESURF、Triple-RESURFLDMOS器件以及双极型器件IGBT(Insulated-Gate Bipolar Transistor)等概念。基于RESURF耐压原理，我们已经发明了BCD半导体器件及其制造技术(专利号：ZL200810148118.3)，在单晶衬底上实现nLIGBT、nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成，得到性能优良的高压、高速、低导通损耗的功率器件，由于没有采用外延工艺，芯片具有较低的制造成本，但芯片中的漏电流过大、串扰等问题也无法避免。综合以上因素，笔者提出一种部分埋氧的集成技术，采用离子注入等方式形成埋氧层，成本相对其他SOI工艺而言更低。这种技术可集成横向高压器件、纵向高压器件以及低压器件，且无漏电流与串扰问题，其中纵向高压器件可以是VDMOS、IGBT等，相比横向高压器件而言，具有更低的导通电阻且占用更小的芯片面积。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于解决问题，提供一种可集成功率半导体器件及其制造方法，该技术提供一种无串扰、无漏电、低成本、高功率、低导通损耗的集成方案。

为实现上述发明目的，本发明技术方案如下：

1、一种可集成功率半导体器件，包括集成于同一芯片上的纵向高压器件1、第一高压pLDMOS器件2、高压nLDMOS器件3、第二高压pLDMOS器件4、低压NMOS器件5、低压PMOS器件6、低压NPN器件7和低压Diode器件8，所述第一高压pLDMOS器件2、高压nLDMOS器件3、第二高压pLDMOS器件4、低压NMOS器件5、低压PMOS器件6、低压NPN器件7和低压Diode器件8之间均采用介质隔离，实现高压器件和低压器件完全隔离，第一高压pLDMOS器件2、高压nLDMOS器件3采用多沟道设计，第二高压pLDMOS器件4采用单沟道设计；