[发明专利]晶片级芯片尺度半导体封装在审
| 申请号： | 201710468763.2 | 申请日： | 2017-06-20 |
| 公开（公告）号： | CN107546130A | 公开（公告）日： | 2018-01-05 |
| 发明（设计）人： | 鲁伊夫·安可·约克格·格罗胡斯;莱奥·范·海默特;安托尼斯·亨德里库斯·尤立夫·坎菲斯;简·古利潘 | 申请（专利权）人： | 恩智浦有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48;H01L21/56;H01L23/31;H01L23/498 |
| 代理公司： | 中科专利商标代理有限责任公司11021 | 代理人： | 倪斌 |
| 地址： | 荷兰埃*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 晶片 芯片 尺度 半导体 封装 | ||
1.一种形成晶片级芯片尺度半导体封装的方法，其特征在于，所述方法包括：
提供其中形成有腔体的载体；
在所述腔体的基底部分和侧壁部分处形成电触点；
将半导体裸片放置在所述腔体的所述基底中；
将所述半导体裸片的接合衬垫连接到所述电触点；
囊封所述半导体裸片；以及
移除所述载体以露出所述电触点，使得所述电触点直接布置在囊封材料上。
2.根据权利要求1所述的方法，其特征在于，所述载体是通过蚀刻而移除。
3.根据权利要求1或2所述的方法，其特征在于，形成所述电触点包括镀敷所述腔体的所述基底和所述侧壁。
4.根据在前的任一项权利要求所述的方法，其特征在于，所述电触点是通过粗镀敷工艺而形成。
5.根据在前的任一项权利要求所述的方法，其特征在于，所述电触点包括镍。
6.根据在前的任一项或多项权利要求所述的方法，其特征在于，所述电触点形成晶片级芯片尺度半导体封装的端子。
7.一种晶片级芯片尺度半导体封装，其特征在于，包括：
囊封于囊封材料中的半导体裸片，所述囊封具有侧壁和基底；
多个电触点，其中所述多个电触点中的每一者直接布置在所述囊封材料上；以及
所述半导体裸片的接合衬垫连接到相应电触点，其中所述电触点中的所述每一者从所述囊封材料的基底部分延伸到侧壁部分。
8.根据权利要求7所述的晶片级芯片尺度半导体封装，其特征在于，所述电触点经过粗镀敷。
9.根据权利要求8所述的晶片级芯片尺度半导体封装，其特征在于，所述电触点包括镍。
10.根据权利要求7到9所述的晶片级芯片尺度半导体封装，其特征在于，所述电触点形成晶片级芯片尺度半导体封装的端子。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦有限公司，未经恩智浦有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710468763.2/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
