“安托尼斯·亨德里库斯·尤立夫·坎菲斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]制作多个封装半导体器件的方法-CN201810328308.7有效
发明人：耶斯特·德威特;安托尼斯·亨德里库斯·尤立夫·坎菲斯;简·古利潘 -专利权人：恩智浦有限公司
申请日： 2018-04-12 - 公布日： 2023-10-03 - 主分类号： H01L21/56 文献下载
摘要：一种制作多个封装半导体器件的方法。所述方法包括：提供载体坯料，所述载体坯料具有管芯接纳表面和底面。所述方法还包括：将多个半导体管芯安装到所述管芯接纳表面上，其中所述管芯延伸到在所述管芯接纳表面以上的第一高度。所述方法进一步包括：将封料布置在所述管芯接纳表面，其中所述封料的上表面位于所述第一高度以上。所述方法还包括：通过锯切到所述底面中穿过所述载体坯料且部分地穿过所述坯料到在所述第一高度与所述上表面中间的深度来进行单体化以形成所述多个封装半导体器件，其中所述锯切将所述载体坯料分为多个载体；以及从所述封料的所述上表面移除封料，至少直到达到所述锯切深度。
制作封装半导体器件方法

[发明专利]倒装芯片装置穿封装通孔放置-CN202310204075.0在审
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;慕斯塔法·阿卡;菲利普·弗朗茨·弗雷德尔;拉杰什·曼丹帕兰比尔;简·威廉·伯格曼 -专利权人：恩智浦有限公司
申请日： 2023-03-06 - 公布日： 2023-09-15 - 主分类号： H01L23/31 文献下载
摘要：一种倒装芯片装置包括基板、集成电路装置、模制化合物和通孔。所述基板具有顶侧和底侧。所述集成电路装置附连到所述基板的所述底侧。所述模制化合物附连到所述基板的所述底侧。所述通孔附连到所述基板的所述底侧。所述通孔穿过所述模制化合物并且暴露于所述模制化合物的底侧。所述通孔耦合到所述集成电路装置的端。
倒装芯片装置封装放置

[发明专利]RF组件和方法-CN202211394877.4在审
发明人：菲利普·弗朗茨·弗雷德尔;慕斯塔法·阿卡;安托尼斯·亨德里库斯·尤立夫·坎菲斯;简·威廉·伯格曼 -专利权人：恩智浦有限公司
申请日： 2022-11-08 - 公布日： 2023-06-16 - 主分类号： H05K9/00 文献下载
摘要：一种射频RF组件和一种制造所述RF组件的方法。所述组件包括用于传送RF信号的第一导电信号构件和用于传送RF信号的第二导电信号构件。所述组件还包括位于所述第一信号构件与所述第二信号构件之间的屏障，所述屏障以电磁方式将所述第一信号构件和所述第二信号构件彼此屏蔽。所述屏障包括第一行导电屏蔽构件，所述第一行导电屏蔽构件沿着所述第一行的纵轴间隔开；以及第二行导电屏蔽构件，所述第二行导电屏蔽构件沿着所述第二行的纵轴间隔开。每个屏蔽构件包括多面体。所述第一行的所述屏蔽构件相对于所述第二行的所述屏蔽构件偏移，以防止所述第一信号构件与所述第二信号构件之间的直接视线。
rf 组件方法

[发明专利]保形虚设管芯-CN201910795126.5有效
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;阿马尔·阿肖克·马维库夫;耶斯特·德威特;安德瑞-亚历山大·戴米安 -专利权人：恩智浦有限公司
申请日： 2019-08-26 - 公布日： 2023-03-03 - 主分类号： H01L23/00 文献下载
摘要：本文提供了封装半导体装置和其制造方法的实施例，所述封装半导体装置包括：半导体管芯，所述半导体管芯在有源侧上具有多个焊盘；虚设管芯，所述虚设管芯具有多个从第一主表面延伸到与所述第一主表面相对的第二主表面的开口，其中所述多个开口与所述多个焊盘对齐；以及硅基胶水，所述硅基胶水将所述虚设管芯附接到所述半导体管芯的所述有源侧，其中所述半导体管芯的多个可接合表面通过所述虚设管芯的所述多个开口暴露。
虚设管芯

[发明专利]多管芯和天线阵列装置-CN201910236041.3有效
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;保罗·索思沃思;基斯·理查德·萨罗;马尔切利尼斯·约翰内斯·玛里亚·吉尔兹;杰伦·约翰内斯·玛丽业·扎尔;约翰内斯·亨里克斯·约翰娜·詹森;阿马尔·阿肖克·马维库夫 -专利权人：恩智浦有限公司
申请日： 2019-03-26 - 公布日： 2023-02-21 - 主分类号： H01L23/50 文献下载
摘要：实施例提供一种多管芯封装半导体装置，其包括：嵌入式管芯面板，所述嵌入式管芯面板包括多个射频(RF)管芯，其中每个RF管芯包括RF前端电路系统，每个RF管芯具有包括多个焊盘的有源侧，每个RF管芯具有背侧，所述背侧暴露于所述面板的背侧；多个天线连接器，所述多个天线连接器形成在每个RF管芯的所述多个焊盘的子组上；以及天线阵列，所述天线阵列形成在所述面板的前侧上方并且连接到所述多个天线连接器。
管芯天线阵列装置

[发明专利]用于半导体装置的接地组件-CN202210410547.3在审
发明人：慕斯塔法·阿卡;菲利普·弗朗茨·弗雷德尔;安托尼斯·亨德里库斯·尤立夫·坎菲斯;简·威廉·伯格曼;拉杰什·曼丹帕兰比尔 -专利权人：恩智浦有限公司
申请日： 2022-04-19 - 公布日： 2022-11-25 - 主分类号： H01L23/528 文献下载
摘要：一种半导体装置包括天线阵列和接地组件，所述接地组件被配置成至少部分地电屏蔽所述天线阵列。所述接地组件包括第一接地层和第二接地层，所述第一接地层包括第一多个开口，所述第二接地层包括第二多个开口，其中当从所述天线阵列上方观察时，所述第二接地层至少部分地遮挡所述第一接地层的所述第一多个开口。
用于半导体装置接地组件

[发明专利]用于不同极化的单管芯设计-CN202210139573.7在审
发明人：简·威廉·伯格曼;慕斯塔法·阿卡;安托尼斯·亨德里库斯·尤立夫·坎菲斯;多米尼克斯·马蒂纳斯·威廉默斯·莱纳特;拉杰什·曼丹帕兰比尔;保罗·马泰森 -专利权人：恩智浦有限公司
申请日： 2022-02-15 - 公布日： 2022-10-04 - 主分类号： H01Q21/24 文献下载
摘要：一种集成电路，包括封装、相控天线阵列和管芯。所述管芯包括多个单位单元，其中每个单位单元划分成象限。每个象限包括位于第一轴线上的接收器端和位于第二轴线上的发射器端，其中所述第一轴线与所述第二轴线正交，并且在所述单位单元中的最近相邻象限之间存在镜像对称性。所述封装包括多对馈线，每对馈线包括接收器馈线和发射器馈线。所述接收器馈线连接到所述接收器端中的一者，并且所述发射器馈线连接到同一管芯象限中的所述发射器端。所述接收器馈线与所述发射器馈线正交。每个天线元件耦合到相应一对馈线。
用于不同极化管芯设计

[发明专利]均匀的多封装天线阵列-CN202210083668.1在审
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;简·威廉·伯格曼;马尔切利尼斯·约翰内斯·玛里亚·吉尔兹;慕斯塔法·阿卡;保罗·马泰森;拉杰什·曼丹帕兰比尔;安德瑞-亚历山大·戴米安;阿马尔·阿肖克·马维库夫 -专利权人：恩智浦有限公司
申请日： 2022-01-21 - 公布日： 2022-08-26 - 主分类号： H01Q1/22 文献下载
摘要：一种半导体装置包括：衬底；安装在所述衬底上的第一集成电路封装，所述第一集成电路封装包括具有均匀间距的第一天线子阵列；以及安装在所述衬底上的第二集成电路封装，所述第二集成电路封装包括具有均匀间距的第二天线子阵列。所述第二集成电路封装邻近于所述第一集成电路封装安装以形成具有由所述第一天线子阵列和所述第二天线子阵列形成的天线阵列的多封装模块，其中所述天线阵列具有均匀间距。还提供了一种制造多封装模块的方法和一种提供封装间接地的方法。
均匀封装天线阵列

[发明专利]用于调节等离子体切割速率的方法和系统-CN202011316845.3在审
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;厄内斯特·艾珀;约翰尼斯·科布森;尚塔尔·克劳德·迪克斯特拉 -专利权人：恩智浦有限公司
申请日： 2020-11-20 - 公布日： 2021-06-22 - 主分类号： H01L27/02 文献下载
摘要：通过在容易发生过度蚀刻的区域中提供例如金属锯架的抗蚀刻结构来在所述区域中调节等离子体蚀刻的速度。通过调整尺寸，例如锯架腿的长度和宽度和由所述锯架腿限定的面积，以及通过例如倒角的技术调整蚀刻区域的形状，可控制所述区域中的等离子体蚀刻速度，以便与非过度蚀刻区域中的蚀刻速度匹配。
用于调节等离子体切割速率方法系统

[发明专利]用于处理集成电路的切割晶片的技术-CN202011106666.7在审
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;古伊多·阿尔贝曼;约翰尼斯·科布森 -专利权人：恩智浦有限公司
申请日： 2020-10-14 - 公布日： 2021-05-11 - 主分类号： H01L21/67 文献下载
摘要：一种用于处理具有由下层划片胶带支撑的多个集成电路的集成电路/胶带组件的技术涉及：将所述集成电路/胶带组件放置在具有结构(例如，内缘或柔性栓钉)的底部文件框架载体(FFC)框架上；将具有中心开口的顶部FFC框架放置在所述集成电路/胶带组件上方；以及使所述顶部与底部FFC框架匹配，使得在所述结构上拉住所述划片胶带，由此横向拉伸所述划片胶带，这使得将所述集成电路保持在一起的晶片锯架断裂。所述划片胶带的横向拉伸增加了在至少两个彼此正交的横向方向上的邻近的集成电路之间的距离，由此阻止所述邻近的集成电路在装运或存储以供后续处理期间发生碰撞。所得组件可以比常规FFC配置更薄，这使装运和存储更高效。
用于处理集成电路切割晶片技术

[发明专利]用于将波导结构耦合到集成电路封装的方法和设备-CN202010867704.4在审
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;安东尼斯·J·M·德格拉乌;阿德里亚努斯·布伊斯曼;迈克尔·B·文森特 -专利权人：恩智浦有限公司
申请日： 2020-08-25 - 公布日： 2021-03-09 - 主分类号： H01L23/66 文献下载
摘要：提供一种机构以减小波导天线与集成电路装置管芯中的传输和接收电路系统的距离。通过竖直接近IC装置管芯顶表面上的射频连接件来执行这种距离的减小。可以在封装的密封剂中形成腔以接近连接件，且电镀所述腔以执行屏蔽功能。将始于RF垫的连续连接用作竖直互连件。可用密封剂灌封材料填充所述竖直互连件周围的区域，并进行背面研磨以形成半导体装置封装的表面。可将波导天线馈线电镀或印刷在所述封装的所述表面上的所述竖直互连件上。
用于波导结构耦合集成电路封装方法设备

[发明专利]用于将波导结构耦接到集成电路封装的设备和方法-CN202010402816.2在审
发明人：安东尼斯·J·M·德格拉乌;安托尼斯·亨德里库斯·尤立夫·坎菲斯;桑德·雅各布·杰卢克 -专利权人：恩智浦有限公司
申请日： 2020-05-13 - 公布日： 2020-11-17 - 主分类号： H01L23/66 文献下载
摘要：各方面涉及一种可以耦接到集成电路封装的波导结构。所述IC封装包括用于提供用于承载毫米波信号的路径的多个柱，所述柱中的每个柱具有用于连接到所述IC封装的第一端部部分和用于连接到波导天线的第二端部部分。并且，可以任选地包括的波导屏蔽件提供所述柱的电磁隔离，可以任选地包括的微带连接器提供(所述柱的)所述第二端部部分之间的连接以及到所述波导天线的连接。设备中另外包括多条键合线，所述多条键合线用于连接所述IC封装与引线框架，并且用于将来自所述IC封装的电路的信号承载到所述封装所安装的印刷电路板以通过所述波导天线发射雷达信号。
用于波导结构接到集成电路封装设备方法

[发明专利]用于MRAM阵列的磁屏蔽结构-CN202010024087.1在审
发明人：弗朗西斯科斯·皮特鲁斯·韦德索文;安托尼斯·亨德里库斯·尤立夫·坎菲斯 -专利权人：恩智浦有限公司
申请日： 2020-01-09 - 公布日： 2020-07-21 - 主分类号： H01L43/08 文献下载
摘要：提供了一种封装半导体装置的实施例，所述封装半导体装置包括：半导体管芯，所述半导体管芯具有有源侧和相对的背侧，所述半导体管芯包括磁阻式随机存取存储器(MRAM)单元阵列，所述MRAM单元阵列形成于所述半导体管芯的所述有源侧上的MRAM区域内；以及顶盖，所述顶盖包括定位在所述半导体管芯的所述背侧上的软磁材料，其中所述顶盖包括形成于所述顶盖的第一主表面中的凹陷，所述第一主表面面对所述半导体管芯的所述背侧，并且所述凹陷定位在所述MRAM单元阵列上方。
用于 mram 阵列屏蔽结构

[发明专利]多管芯阵列装置-CN201811560243.5在审
发明人： 安托尼斯·亨德里库斯·尤立夫·坎菲斯;杰伦·约翰内斯·玛丽业·扎尔;约翰内斯·亨里克斯·约翰娜·詹森;阿马尔·阿肖克·马维库夫 -专利权人：恩智浦有限公司
申请日： 2018-12-19 - 公布日： 2019-07-12 - 主分类号： H01L21/60 文献下载
摘要：本发明提供各种实施例，包括制造多管芯封装的方法，所述方法包括：将多个倒装芯片管芯和分离器管芯放置在牺牲载体上；执行焊料回焊以将每个倒装芯片管芯和每个分离器管芯的焊料凸块接合到包括测试探针电路的所述牺牲载体；测试所述倒装芯片管芯和所述分离器管芯；替换任何故障管芯；将所述倒装芯片管芯和所述分离器管芯在所述牺牲载体上包覆成型以形成嵌入式管芯面板；将所述嵌入式管芯面板平坦化以暴露所述嵌入式管芯的背表面；跨越所述嵌入式管芯面板的所述背表面形成金属化层；以及移除所述牺牲载体以暴露所述嵌入式管芯面板的前表面，其中每个倒装芯片管芯和分离器管芯的每个焊料凸块的接触表面暴露于所述前表面中。
倒装芯片管芯管芯分离器管嵌入式焊料凸块背表面多管芯前表面暴露焊料包覆成型测试探针金属化层阵列装置接合平坦化回焊移除封装替换电路测试制造

[发明专利]晶片级芯片尺度半导体封装-CN201710468763.2在审
发明人：鲁伊夫·安可·约克格·格罗胡斯;莱奥·范·海默特;安托尼斯·亨德里库斯·尤立夫·坎菲斯;简·古利潘 -专利权人：恩智浦有限公司
申请日： 2017-06-20 - 公布日： 2018-01-05 - 主分类号： H01L21/48 文献下载
摘要：本发明涉及一种形成晶片级芯片尺度半导体封装的方法，所述方法包括提供其中形成有腔体的载体；在所述腔体的基底部分和侧壁部分处形成电触点；将半导体裸片放置在所述腔体的所述基底中；将所述半导体裸片的接合衬垫连接到所述电触点；囊封所述半导体裸片；以及移除所述载体以露出所述电触点，使得所述电触点直接布置在囊封材料上。
晶片芯片尺度半导体封装

1
共 15 条