[发明专利]半导体器件在审
申请号: | 201710147384.3 | 申请日: | 2012-05-18 |
公开(公告)号: | CN106847898A | 公开(公告)日: | 2017-06-13 |
发明(设计)人: | 山本芳树;槙山秀树;角村贵昭;岩松俊明 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L29/78;H01L29/786;H01L21/336 |
代理公司: | 北京市金杜律师事务所11256 | 代理人: | 杨宏军,李文屿 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
1.一种半导体器件,具有MISFET,所述MISFET包括:栅极绝缘膜、栅电极、源极用的第一外延层和漏极用的第二外延层,
在半导体衬底上形成有多个第一槽,
所述第一外延层和第二外延层分别埋入形成于所述第一槽内,且具有比所述第一槽外的所述半导体衬底的表面高的突出部,
所述突出部具有倾斜部,在所述MISFET的栅长方向上所述倾斜部的厚度随着朝向远离所述栅电极的中心的方向而逐渐变厚,
在所述半导体衬底上、所述第一外延层上以及所述第二外延层上形成有第一绝缘膜,
第二槽以在所述第一外延层和第二外延层之间的所述半导体衬底上、所述第一外延层的倾斜部上以及所述第二外延层的倾斜部上开口的方式,形成于所述第一绝缘膜中,
所述栅极绝缘膜沿着所述第一外延层和第二外延层的倾斜部的形状而形成于所述第二槽的侧面及底面,
所述栅电极沿着所述第一外延层和第二外延层的倾斜部的形状而隔着所述栅极绝缘膜埋入形成于所述第二槽内,
所述MISFET的栅长方向上的所述栅电极的两端部分别位于所述第一外延层和第二外延层上,
在所述第一外延层和第二外延层上形成有硅化物膜,
所述硅化物膜和所述栅电极通过所述栅极绝缘膜而绝缘。
2.根据权利要求1所述的半导体器件,其特征在于,
所述栅极绝缘膜含有金属氧化物。
3.根据权利要求2所述的半导体器件,其特征在于,
所述栅极绝缘膜在所述第一外延层和第二外延层之间的所述半导体衬底与所述金属氧化物之间含有氧化硅膜。
4.根据权利要求1~3中任一项所述的半导体器件,其特征在于,
所述栅电极含有金属膜。
5.根据权利要求1~4中任一项所述的半导体器件,其特征在于,
所述半导体衬底是硅,
所述MISFET的沟道区域形成于所述硅中,
所述MISFET是p沟道型MISFET,
所述第一外延层和第二外延层分别包含SiGe。
6.根据权利要求5所述的半导体器件,其特征在于,
通过所述第一外延层和第二外延层,在所述MISFET的沟道区域产生-1.3GPa以上的压缩应力。
7.根据权利要求1~4中任一项所述的半导体器件,其特征在于,
所述半导体衬底是硅,
所述MISFET的沟道区域形成于所述硅中,
所述MISFET是n沟道型MISFET,
所述第一外延层和第二外延层分别包含SiC。
8.根据权利要求7所述的半导体器件,其特征在于,
通过所述第一外延层和第二外延层,在所述MISFET的沟道区域产生1.3GPa以上的拉伸应力。
9.根据权利要求1~8中任一项所述的半导体器件,其特征在于,
所述硅化物膜与所述栅极绝缘膜直接接触。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710147384.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类