[发明专利]半导体器件及其制造方法

说明书

一种半导体器件包括半导体衬底以及至少一个栅极堆叠件。栅极堆叠件位于半导体衬底上，并且栅极堆叠件包括至少一个功函数导体和填充导体。在功函数导体中具有凹槽。填充导体包括插塞部和盖部。插塞部位于功函数导体的凹槽中。盖部覆盖功函数导体。本发明还提供一种制造半导体器件的方法。

相关申请的交叉参考

本申请要求于2016年2月19日提交的美国临时申请第62/297,750号的优先权，其内容结合于此作为参考。

技术领域

本发明涉及半导体领域，并且更具体地，涉及半导体器件及其制造方法。

背景技术

随着半导体工业已经为更高的器件密度、更高性能以及更低成本而努力，已经涉及包括的同时遇到的制造和设计的问题。这些问题的一种解决办法是发展鳍式场效应晶体管(FinFET)。典型的FinFET包括通过在衬底中蚀刻隔开的凹槽形成的薄的垂直的“鳍”。在鳍内限定源极、漏极以及沟道区。晶体管的栅极围绕鳍的沟道区围裹。这种结构使栅极能够在三个方向沟道中诱导电流流动。因此，FinFET器件具有增高电流流动并且减少短沟道效应的优点。

随着集成电路材料和高k金属栅极(HKMG)工艺已经取得的技术进步并且已经应用到FinFET，FinFET和其它金属氧化物半导体场效应晶体管(MOSFET)的尺寸已经逐渐减小。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件没有按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意增加或减少。

图1至图16是根据本发明的一些实施例的各个阶段的制造半导体器件的方法的截面图。

发明内容

根据本发明的一个方面，提供一种半导体器件，包括：半导体衬底；以及位于半导体衬底上的至少一个栅极堆叠件，栅极堆叠件包括：至少一个功函数导体，在功函数导体中具有凹槽；以及填充导体，填充导体包括插塞部和盖部，插塞部位于功函数导体的凹槽中，盖部覆盖功函数导体。

根据本发明的另一方面，提供一种半导体器件，包括：半导体衬底；位于半导体衬底上的至少一个N型栅极堆叠件，在N型栅极堆叠件中包括填充导体，填充导体具有头部和尾部，尾部位于头部和半导体衬底之间；以及位于半导体衬底上的至少一个P型栅极堆叠件，在P型栅极堆叠件中包括填充导体，填充导体具有头部和尾部，尾部位于头部和半导体衬底之间，其中，N型栅极堆叠件和P型栅极堆叠件的填充导体的头部具有相同的宽度。

根据本方面的另一方面，提供一种制造半导体器件的方法，方法包括：在半导体衬底上形成至少两个栅极间隔件；在栅极间隔件之间形成至少一个功函数导体，在功函数导体中具有凹槽；使功函数导体在栅极间隔件之间凹陷以暴露栅极间隔件的侧壁的至少一部分；以及在凹槽以及栅极间隔件的侧壁的暴露部分之间的空间中形成填充导体。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现主题提供的不同特征。下面描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件，使得第一部件和第二部件不直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所讨论的实施例和/或配置之间的关系。