[发明专利]半导体器件的应变结构及其制造方法

说明书

相关申请的交叉参照

本申请要求于2012年4月25日提交的美国临时专利申请序列号第61/638,175号的优先权，其全部内容结合于此作为参照。

技术领域

本发明涉及集成电路制造，更具体而言，涉及具有应变结构的半导体器件。

背景技术

当通过各种技术节点按比例缩小半导体器件诸如金属氧化物半导体场效应晶体管(MOSFET)时，将高k栅极介电层和金属栅电极层合并到MOSFET的栅极堆叠件内，从而提高器件性能并且具有减小的部件尺寸。此外，位于MOSFET的源极和漏极(S/D)凹槽腔中的利用选择性生长硅锗(SiGe)的应变结构可以用于提高载流子迁移率。

但是，在互补金属氧化物半导体(CMOS)制造中实现这样的部件和工艺存在挑战。例如，难以提高场效应晶体管(FET)的载流子迁移率，因为应变材料不能将给定量的应力传送到FET的沟道区内，从而增加器件不稳定和/或器件失效的可能性。随着器件之间的栅极长度和间隔减小，加剧了这些问题的严重性。

发明内容

为了上述技术问题，一方面，本发明提供了一种场效应晶体管(FET)，包括：硅衬底，包含第一表面；沟道部分，位于所述第一表面上方，其中，所述沟道部分具有位于所述第一表面之上第一高度处的第二表面以及平行于所述第一表面的长度；以及两个源极/漏极(S/D)区，位于所述第一表面上并且沿着所述沟道部分的长度围绕所述沟道部分，其中，所述两个S/D区域包含SiGe、Ge、Si、SiC、GeSn、SiGeSn、SiSn或III-V族材料。

在所述的FET中，所述两个S/D区从所述第二表面向下延伸的部分具有等于或者大于所述第一高度的第二高度。

在所述的FET中，所述两个S/D区从所述第二表面向下延伸的部分具有等于或者大于所述第一高度的第二高度，其中，所述第二高度与所述第一高度的比值为1至1.2。

在所述的FET中，所述FET包括平面FET。

在所述的FET中，所述FET包括FinFET。

另一方面，本发明提供了一种半导体器件，包括：硅衬底，包含第一表面；第一沟道部分和第二沟道部分，位于所述第一表面上方，其中，每一个沟道部分都具有位于所述第一表面之上第一高度处的第二表面以及平行于所述第一表面的长度；第一场效应晶体管(FET)，包括位于所述第一表面上并且沿着所述第一沟道部分的长度围绕所述第一沟道部分的两个第一源极/漏极(S/D)区，其中，所述两个第一S/D区包含SiGe、Ge、GeSn、SiGeSn、SiSn或III-V族材料；以及第二FET，包括位于第三表面上并且沿着所述第二沟道部分的长度围绕所述第二沟道部分的两个第二S/D区，其中，所述第三表面位于所述第一表面和所述第二表面之间，其中，所述两个第二S/D区包含SiGe、Si或SiC。

在所述的半导体器件中，所述两个第一S/D区从所述第二表面向下延伸的部分具有等于或者大于所述第一高度的第二高度。

在所述的半导体器件中，所述两个第一S/D区从所述第二表面向下延伸的部分具有等于或者大于所述第一高度的第二高度，其中，所述第二高度与所述第一高度的比值为1至1.2。

在所述的半导体器件中，所述两个第二S/D区从所述第二表面向下延伸的部分具有小于所述第一高度的第三高度。

在所述的半导体器件中，所述两个第二S/D区从所述第二表面向下延伸的部分具有小于所述第一高度的第三高度，其中，所述第三高度与所述第一高度的比值为0.5至0.9。

在所述的半导体器件中，所述第一FET和所述第二FET包括平面FET。

在所述的半导体器件中，所述第一FET和所述第二FET包括FinFET。

在所述的半导体器件中，所述第一FET是p型FET，所述第二FET是n型FET。

在所述的半导体器件中，所述第一FET是核心器件，所述第二FET是I/O器件。

又一方面，本发明提供了一种制造场效应晶体管(FET)的方法，包括：提供包含第一表面的硅衬底；在所述第一表面上方形成沟道部分；形成延伸穿过所述沟道部分至所述硅衬底内的腔；以及在所述腔中外延生长应变材料。

在所述的方法中，采用选自NF₃、CF₄和SF₆的化学物质作为蚀刻气体来实施形成腔的步骤。