[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

衬底；

中间层，包括：第一半导体层，设置在所述衬底上且包括掺杂有第一导电类型掺杂剂的Al_xGa_1-xN且0≤x≤1；以及第二半导体层，设置在所述第一半导体层上且包括非掺杂氮化镓(GaN)；以及

驱动单元，设置在所述第二半导体层上。

2.根据权利要求1所述的器件，其中所述中间层包括多个所述第一半导体层以及多个所述第二半导体层，

其中所述第一半导体层与所述第二半导体层彼此交替。

3.根据权利要求2所述的器件，还包括：

第三缓冲层，设置在所述衬底与所述中间层之间，并且该第三缓冲层包括非掺杂Al_xGa_1-xN且0≤x≤1；以及

第四缓冲层，设置在所述第三缓冲层与所述中间层之间且包括非掺杂氮化镓(GaN)。

4.一种半导体器件，包括：

衬底；

中间层，包括：第一半导体层，设置在所述衬底上且包括Al_xGa_1-xN且0≤x≤1；第二半导体层，设置在所述第一半导体层上且包括非掺杂氮化镓(GaN)；以及第三半导体层，设置在所述第二半导体层上且掺杂有第一导电类型掺杂剂；以及

驱动单元，设置在所述第三半导体层上。

5.根据权利要求4所述的器件，其中所述第一半导体层掺杂有第一导电类型掺杂剂。

6.根据权利要求4所述的器件，其中所述第三半导体层具有10nm至100nm的厚度。

7.根据权利要求4所述的器件，其中所述第一半导体层是非掺杂的。

8.根据权利要求4所述的器件，其中所述中间层包括多个所述第一半导体层、多个所述第二半导体层以及多个所述第三半导体层，

其中所述第一半导体层、所述第二半导体层以及所述第三半导体层彼此交替。

9.根据权利要求7所述的器件，还包括：

第三缓冲层，设置在所述衬底与所述中间层之间，并且该第三缓冲层包括非掺杂Al_xGa_1-xN且0≤x≤1；以及

第四缓冲层，设置在所述第三缓冲层与所述缓冲层之间，且该第四缓冲层包括非掺杂氮化镓(GaN)。

10.根据权利要求7所述的器件还包括：第三缓冲层，包括非掺杂Al_xGa_1-xN且0≤x≤1；以及第四缓冲层，包括非掺杂氮化镓(GaN)；

其中所述第三缓冲层和所述第四缓冲层被设置在所述中间层与所述驱动单元之间。

11.根据权利要求1或4所述的器件，其中所述衬底包括从包括硅(Si)、锗(Ge)、砷化镓(GaAs)、氧化锌(ZnO)、碳化硅(SiC)、锗化硅(SiGe)、氮化镓(GaN)以及三氧化二镓(Ga₂O₃)的组里选择的至少一个。

12.根据权利要求1或4所述的器件，其中所述第一导电类型掺杂剂是P型掺杂剂。

13.根据权利要求1或4所述的器件，还包括被设置在所述衬底与所述缓冲层之间且包括氮化铝(AlN)的第一缓冲层。

14.根据权利要求12所述的器件，还包括被设置在所述第一缓冲层与所述缓冲层之间且包括氮化镓铝(AlGaN)的第二缓冲层。

15.根据权利要求1或4所述的器件，其中所述驱动单元包括：

第一材料层，用来形成沟道；

第二材料层，设置在所述第一材料层上以供应所述沟道；以及

源极、栅极和漏极，分别设置在所述第二材料层上。

16.根据权利要求1或4所述的器件，其中所述驱动单元包括第一导电类型半导体层、第二导电类型半导体层以及位于所述第一导电类型半导体层与所述第二导电类型半导体层之间的有源层。