[发明专利]半导体器件及其制造和封装方法有效

专利信息
申请号: 201210003771.7 申请日: 2012-01-04
公开(公告)号: CN103000597A 公开(公告)日: 2013-03-27
发明(设计)人: 吴胜郁;郭庭豪;陈承先;郑明达 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L23/48 分类号: H01L23/48;H01L23/488;H01L21/60
代理公司: 北京德恒律师事务所 11306 代理人: 陆鑫;房岭梅
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 制造 封装 方法
【权利要求书】:

1.一种半导体器件,包括:

集成电路;以及

连接至所述集成电路的表面的多个铜柱,其中所述多个铜柱包含伸长形状,并且其中,所述多个铜柱的至少50%以基本上向心的取向布置。

2.根据权利要求1所述的半导体器件,其中,所有连接至所述集成电路的表面的所述多个铜柱都以基本上对称的取向布置。

3.根据权利要求1所述的半导体器件,其中,所有连接至所述集成电路的表面的所述多个铜柱都以基本上向心的取向布置。

4.根据权利要求1所述的半导体器件,其中,所有位于所述集成电路的表面的外周区域中的所述多个铜柱都以基本上对称的取向布置或者以基本上向心的取向布置。

5.根据权利要求1所述的半导体器件,其中,所有位于所述集成电路的表面的中心区域中的所述多个铜柱都包含基本上对称的取向或者都以基本上向心的取向布置。

6.一种包括根据权利要求1所述的半导体器件的封装半导体器件,进一步包括迹线上凸块(BOT)封装件,所述BOT封装件连接至所述集成电路,所述BOT封装件包括衬底和在所述衬底上设置的多个迹线,其中所述集成电路的所述多个铜柱连接至所述BOT封装件上的所述多个迹线。

7.一种制造半导体器件的方法,所述方法包括:

提供集成电路;

在所述集成电路的表面上形成多个接合焊盘;以及

在所述集成电路的表面上的所述多个接合焊盘上形成多个铜柱,其中所述多个铜柱包含伸长形状,并且其中所述多个铜柱的至少50%以基本上向心的取向布置。

8.根据权利要求7所述的方法,其中,形成所述多个铜柱包括形成多个铜柱,其中所述多个铜柱中的至少一些以对称的图案布置在所述集成电路的表面上。

9.一种封装半导体器件的方法,所述半导体器件包括具有在其表面上设置的多个接合焊盘的集成电路,其中,所述方法包括:

在所述集成电路的所述多个接合焊盘上形成包含伸长形状的多个铜柱,使得多个铜柱的至少50%以基本上向心的取向布置;

提供迹线上凸块(BOT)封装件,所述BOT封装件包括在其上的多个迹线;以及

将所述集成电路的所述多个铜柱连接至所述BOT封装件上的所述多个迹线。

10.根据权利要求9所述的方法,其中,提供所述BOT封装件包括提供其中所述多个迹线包含第一图案的BOT封装件,其中,形成所述多个铜柱包括形成多个具有第二图案的铜柱,并且其中,所述第二图案基本上与所述第一图案相同。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210003771.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top