“源极电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1360769个，建议您升级VIP下载更多相关专利

[发明专利]一种阵列基板及其制造方法、显示面板-CN202210876737.4在审
发明人：刘贺 -专利权人：广州华星光电半导体显示技术有限公司
申请日： 2022-07-25 - 公布日： 2022-11-04 - 主分类号： H01L27/12 文献下载
摘要：阵列基板包括基板以及形成于基板上的栅极、栅极绝缘层、有源层、源漏极及像素电极；栅极绝缘层位于栅极与有源层之间；有源层形成有源漏连接区，源漏极与源漏连接区电连接；像素电极的第一部分与源漏极电连接；像素电极的第一部分在有源层上的投影区域，不超出源漏极在有源层上的投影区域。本发明在像素电极形成后，再对像素电极进行一次蚀刻，改善和修剪凸出的电极尖端，使像素电极没有凸出源漏极之外，解决了像素电极尖端从源漏极凸出的问题，避免绝缘层和源漏极之间形成空洞使绝缘层搭接异常。
一种阵列及其制造方法显示面板

[发明专利]液晶显示装置及其制造方法-CN02120670.8有效
发明人：来汉中 -专利权人：友达光电股份有限公司
申请日： 2002-05-28 - 公布日： 2003-12-24 - 主分类号： G02F1/136 文献下载
摘要：一种液晶显示装置的有源阵列基板，包括：具有栅极线、源极线、栅极焊点和源极焊点的透明基板；覆盖在上述透明基板上的一光固性低介电常数保护层；以及位于光固性低介电常数保护层上的像素电极。其中透明基板上具有多条横向栅极线、多条纵向源极线、和多个薄膜晶体管配置于栅极线和源极线交会处附近，且每一薄膜晶体管控制每一相对应的像素区，其中栅极焊点位于栅极线的末端，源极焊点位于源极线的末端。薄膜晶体管包括连接至像素区的漏极电极、连接至源极线的源极电极、和连接至栅极线的栅极电极。光固性低介电常数保护层中具有仅露出漏极电极表面的接触孔开口，且保护源极焊点和栅极焊点。而像素电极定义每一像素区，且延伸于源极线和栅极线上。
液晶显示装置及其制造方法

[发明专利]隧道场效应晶体管-CN201280035798.2有效
发明人： K·E·莫斯伦德;P·斯坦利-马伯尔;A·C·多林;M·T·比约克 -专利权人：国际商业机器公司
申请日： 2012-06-19 - 公布日： 2017-03-29 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种隧道场效应晶体管（1），该隧道场效应晶体管包括至少源极区域（2），包括对应源极半导体材料；至少漏极区域（3），包括对应漏极半导体材料；以及在源极区域（2）与漏极区域（3）之间布置的至少沟道区域隧道场效应晶体管（1）还包括在源极区域（2）与沟道区域（4）之间的至少界面（5’）上提供的至少源极‑沟道栅极电极（5）；在源极‑沟道栅极电极（5）与在源极区域（2）与沟道区域（4）之间的至少界面（5’）之间提供的与源极‑沟道栅极电极（5）对应的至少绝缘体（5’’）；在漏极区域（3）与沟道区域（4）之间的至少界面（6’）上提供的至少漏极‑沟道栅极电极（6）；以及在漏极‑沟道栅极电极（6）与在漏极区域（3）与沟道区域（4）之间的至少界面（6）之间提供的与漏极‑沟道栅极电极（6）对应的至少绝缘体（6’’）。
隧道场效应晶体管

[发明专利]半导体装置-CN201310376125.X无效
发明人：加藤俊亮;川口雄介 -专利权人：株式会社东芝
申请日： 2013-08-26 - 公布日： 2014-09-24 - 主分类号： H01L29/417 文献下载
摘要：该半导体装置具备：第1导电型的漏极区域；漏极电极，与上述漏极区域电连接；以及第1导电型的半导体层，形成于上述漏极区域上，具有第一杂质浓度。该半导体装置进一步具备：第1导电型的源极区域，形成于上述半导体层，具有第二杂质浓度；第一源极电极，与上述源极区域电连接；栅极电极，一端位于上述源极区域的深度，另一端位于上述半导体层或漏极区域的深度，隔着绝缘膜而形成第二源极电极在该栅极电极的下方的半导体层隔着绝缘膜而设置。与多个上述栅极电极之间的第一间隔相比，设定多个上述第二源极电极之间的第二间隔大。
半导体装置

[发明专利]阵列基板及其制备方法-CN202110766251.0在审
发明人：马涛;艾飞 -专利权人：武汉华星光电技术有限公司
申请日： 2021-07-07 - 公布日： 2021-10-29 - 主分类号： H01L27/12 文献下载
摘要：本发明公开了一种阵列基板及其制备方法，阵列基板包括基底、公共电极层、栅极层、栅极绝缘层、有源层和源漏极金属层，公共电极层设于基底上，栅极层设于公共电极层远离基底的一侧，栅极绝缘层覆盖栅极层和公共电极层，有源层设于栅极绝缘层远离基底的一侧，源漏极金属层设于有源层远离基底的一侧，源漏极金属层包括源极和漏极，源极和漏极之间形成沟道。本发明通过将设于层间介质层上的公共电极层移至基底上，由于公共电极层和源漏极金属层之间设有栅极绝缘层和栅极层，而栅极绝缘层的厚度较大，则能够减小公共电极层与源漏极金属层之间的电容，避免重载画面异常显示，有利于提升显示效果
阵列及其制备方法

[发明专利]像素结构、显示装置及像素结构的驱动方法和制造方法-CN201410309546.5在审
发明人：高会朝 -专利权人：京东方科技集团股份有限公司;北京京东方光电科技有限公司
申请日： 2014-07-01 - 公布日： 2014-10-15 - 主分类号： G02F1/1343 文献下载
摘要：本发明属于显示技术领域，公开了一种像素结构、显示装置及像素结构的驱动方法和制造方法，像素结构包括：像素开关，包括栅电极、上层源极、上层漏极、上层有源层、下层源极、下层漏极和下层有源层，上层源极、上层有源层、上层漏极和栅电极形成底栅TFT结构，下层源极、下层有源层、下层漏极和栅电极形成顶栅TFT结构；触摸单元，输出端分别与上层源极、下层源极连接；像素电极，包括第一子像素电极和第二子像素电极，第一子像素电极与上层漏极连接，接收第一信号，第二子像素电极与下层漏极连接，接收底栅TFT传输的与第一信号不同步的第二信号。
像素结构显示装置驱动方法制造

[发明专利]场效应晶体管-CN201880095573.3在审
发明人：渡边伸介 -专利权人：三菱电机株式会社
申请日： 2018-10-03 - 公布日： 2021-05-04 - 主分类号： H01L29/41 文献下载
摘要：本发明的场效应晶体管在半导体基板(1、2)的表面形成有栅极电极(3)、源极电极(4)以及漏极电极(5)。绝缘膜(6)在栅极电极(3)与漏极电极(5)之间的区域覆盖半导体基板(1、2)的表面。源极场板(7)形成于绝缘膜(6)之上，未与漏极电极(5)连接。二极管(8)的阴极与源极场板(7)连接，阳极为恒定电位。
场效应晶体管

[发明专利]阵列基板及其制造方法、显示面板和显示装置-CN202111646144.0在审
发明人：吴伟 -专利权人：广州华星光电半导体显示技术有限公司
申请日： 2021-12-30 - 公布日： 2022-04-12 - 主分类号： G02F1/1362 文献下载
摘要：本申请提供一种阵列基板及其制造方法、显示面板和显示装置；阵列基板包括：基板；数据线和扫描线，数据线和扫描线的数量为多个，数据线和扫描线交叉设置于基板上，相邻两数据线与相邻两扫描线在基板上限定形成像素区域；像素电极，设于像素区域；薄膜晶体管，设于像素区域；薄膜晶体管包括栅电极、栅极绝缘层、半导体层和源漏极；栅电极设于基板上，栅极绝缘层覆盖于栅电极，半导体层对应栅电极设于栅极绝缘层上，源漏极设于半导体层上；源漏极包括源极和漏极，源极和漏极中的一者与数据线电连接、另一者与像素电极电连接；所述源极与所述漏极之间形成沟道，源极和漏极的材料与像素电极的材料相同。
阵列及其制造方法显示面板显示装置

[发明专利]集成组合件和集成存储器-CN202010275242.7在审
发明人： S·J·德尔纳;C·L·英戈尔斯 -专利权人：美光科技公司
申请日： 2020-04-09 - 公布日： 2020-10-20 - 主分类号： H01L27/108 文献下载
摘要：所述集成组合件具有第一晶体管，其位于第一源极/漏极区与第二源极/漏极区之间的水平延伸的沟道区；具有第二晶体管，其具有位于第三源极/漏极区与第四源极/漏极区之间的垂直延伸的沟道区；且具有位于所述第一和第二晶体管之间的电容器所述电容器具有第一电极、第二电极，以及位于所述第一和第二电极之间的绝缘材料。所述第一电极与所述第一源极/漏极区电连接，且所述第二电极与所述第三源极/漏极区电连接。数字线与所述第二源极/漏极区电连接。导电结构与所述第四源极/漏极区电连接。
集成组合存储器

[发明专利]电子器件-CN202010831887.4在审
发明人： J·罗伊格-吉塔特;H·德维利斯绸威尔;P·加索特;P·范米尔贝克;F·J·G·德克勒克;A·维尔斯;全祐哲 -专利权人：半导体元件工业有限责任公司
申请日： 2020-08-18 - 公布日： 2021-03-05 - 主分类号： H03K17/08 文献下载
摘要：该电子器件可包括源极端子、栅极端子和保护电路。该保护电路可包括：栅极区段，该栅极区段包括第一电极和第二电极，其中栅极区段的第一电极耦接到栅极端子；以及源极区段，该源极区段包括第一电极和第二电极，其中源极区段的第一电极耦接到源极端子。保护开关可包括控制电极、耦接到栅极端子的第一载流电极以及耦接到源极端子的第二载流电极。栅极区段的第二电极、源极区段的第二电极以及保护开关的控制电极可彼此耦接。
电子器件

[发明专利]一种新型的高压VDMOS器件及其制备方法-CN202110336336.5在审
发明人：陈利 -专利权人：厦门芯一代集成电路有限公司
申请日： 2021-03-29 - 公布日： 2021-05-18 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种新型的高压VDMOS器件及其制备方法，其包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，N型重掺杂源极区，P型重掺杂源极区，NISI源极区，高K绝缘层，栅极多晶硅区，NISI漏极区，栅极电极，源极电极和漏极电极；NISI漏极区设在N型重掺杂衬底下表面，NISI漏极区下表面形成漏极电极，N型重掺杂衬底上设有N型轻掺杂缓冲区，N型轻掺杂缓冲区上设有两个P型阱区，P型阱区上设有N型重掺杂源极区和P型重掺杂源极区，N型重掺杂源极区和P型重掺杂源极区上表面设有NISI源极区，P型阱区和N型轻掺杂缓冲区上设有高K绝缘层，高K绝缘层上设有栅极多晶硅区，栅极多晶硅区上设有栅极电极，N型重掺杂源极区和P型重掺杂源区上设有源极电极
一种新型高压 vdmos 器件及其制备方法

[发明专利]场效应晶体管、半导体开关电路及通信设备-CN201210035223.2有效
发明人：玉利慎一 -专利权人：索尼公司
申请日： 2012-02-16 - 公布日： 2012-08-29 - 主分类号： H01L29/423 文献下载
摘要：该场效应晶体管包括：源极布线，形成在化合物半导体基板上，并且具有以预定间隔彼此平行设置的多个源极电极；漏极布线，形成在该化合物半导体基板上并且具有多个漏极电极，多个漏极电极以预定间隔彼此平行地设置并且在与多个源极电极并列的方向上交替地设置；栅极布线，形成在该化合物半导体基板上，并且至少在并列方向上具有位于彼此相邻的源极电极和漏极电极之间的部分；以及多个埋设栅极层，在形成有栅极布线的区域形成在栅极布线下方，并且独立地设置在多个源极电极和多个漏极电极的每一个电极之间
场效应晶体管半导体开关电路通信设备

[发明专利]一种功率MOSFET-CN201510115551.7在审
发明人：孙博韬;王立新;张彦飞 -专利权人：北京中科新微特科技开发股份有限公司
申请日： 2015-03-17 - 公布日： 2015-06-24 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种功率MOSFET，包括：衬底；外延层，外延层覆盖衬底；源掺杂区，源掺杂区位于外延层内；阱区，阱区位于外延层内且位于源掺杂区下方；多晶源极，多晶源极被外延层包围且位于芯片表面下方；多个浮空电极，浮空电极被外延层包围且位于多晶源极下方；电容介质层，电容介质层位于浮空电极之间，浮空电极与多晶源极之间，以及位于最下方的浮空电极与外延层之间；以及侧壁介质层，侧壁介质层位于外延层与多晶源极之间，以及外延层与浮空电极之间
一种功率 mosfet

[发明专利]像素结构-CN201310245914.X有效
发明人：吴明辉;田堃正;龚欣玫;钟仁阳;魏玮君;王辰;廖乾煌;徐文浩 -专利权人：友达光电股份有限公司
申请日： 2013-06-20 - 公布日： 2013-12-11 - 主分类号： G02F1/1362 文献下载
摘要：第一导体层包括第一栅极、第一扫描线与电容电极。第一栅极连接第一扫描线。第一扫描线与电容电极分离。堆叠层包括半导体层与第二导体层。第二导体层包括数据线、第一源极、第二源极、第一漏极、第二漏极、连接电极与耦合电极。第一源极连接数据线。连接电极连接第二源极且电性连接第一漏极。第二漏极连接耦合电极。第三导体层包括第一像素电极、第二像素电极、第一延伸部与第二延伸部。第一像素电极连接第一漏极。第二像素电极电性连接连接电极。
像素结构

[发明专利]薄膜晶体管、阵列基板、显示装置-CN201710529951.1有效
发明人：许文钦;席克瑞;林柏全;李金玉 -专利权人：上海天马微电子有限公司
申请日： 2017-06-30 - 公布日： 2019-11-26 - 主分类号： H01L29/786 文献下载
摘要：其中，所述薄膜晶体管包括栅极、源极/漏极、有源层，还包括辅助电极，所述辅助电极与所述源极/漏极同层设置且互不交叠，且所述辅助电极向所述有源层的垂直投影位于所述有源层内，所述辅助电极位于所述源极与所述漏极之间；所述辅助电极围绕所述源极或所述漏极设置，且所述辅助电极包括圆弧结构，所述源极或所述漏极朝向所述辅助电极的一端为圆弧结构。
薄膜晶体管阵列显示装置