“存储栅电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2066176个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其工作方法-CN201711025955.2在审
发明人：梅泽裕介 -专利权人：东芝存储器株式会社
申请日： 2017-10-27 - 公布日： 2018-06-01 - 主分类号： G11C16/08 文献下载
摘要：实施方式提供一种抑制存储单元的尺寸的偏差的影响并使工作稳定性提高的半导体装置及其工作方法。实施方式的半导体装置包含第1存储单元、第2存储单元、第1字线、第1位线、以及第2位线。第1字线与第1存储单元的第1栅电极以及第2存储单元的第2栅电极连接。第1位线与第1存储单元的沟道的一端电连接。第2位线与第2存储单元的沟道的一端电连接。将第1存储单元以及第2存储单元的数据删除后，使第1栅电极与第1存储单元的沟道之间的第1电压，不同于第2栅电极与第2存储单元的沟道之间的第2电压，使第1存储单元以及第2存储单元的阈值电压偏移。
存储单元栅电极沟道位线半导体装置电连接字线阈值电压偏移工作稳定性方法实施数据删除

[发明专利]可更改的栅堆存储元件-CN200710165129.8无效
发明人：弗朗茨·科鲁普尔 -专利权人：奇梦达股份公司
申请日： 2007-10-29 - 公布日： 2008-04-30 - 主分类号： H01L29/78 文献下载
摘要：提供了一种用于存储信息的装置和方法，包括使用具有沟道、栅氧化层、栅电极和可更改的栅堆层的晶体管。通过导致可更改的栅堆层中基于非电荷存储的物理变化来改变晶体管的导通电阻，以存储信息。
可更改存储元件

[发明专利]非易失性存储器件-CN202110435986.5在审
发明人：郑基容;金浩珍;权永振;殷东锡 -专利权人：三星电子株式会社
申请日： 2021-04-22 - 公布日： 2021-10-22 - 主分类号： H01L27/11563 文献下载
摘要：一种非易失性存储器件包括：衬底，包括单元阵列区域；第一栅电极，包括在衬底的单元阵列区域上的开口；多个第二栅电极，堆叠在第一栅电极上方并包括凸起部分，凸起部分具有朝向衬底延伸的向外弯曲；以及字线切割区域，
非易失性存储器

[发明专利]基于氧化物二维电子气的非易失性存储器及其制备方法-CN202310437241.1在审
发明人：朱颢;祝心怡;孙清清 -专利权人：复旦大学
申请日： 2023-04-23 - 公布日： 2023-07-04 - 主分类号： H10B43/30 文献下载
摘要：本发明公开一种基于氧化物二维电子气的非易失性存储器及其制备方法。该基于氧化物二维电子气的非易失性存储器包括：Si衬底；底层氧化物薄膜，形成在所述Si衬底上；栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；栅电极，形成在所述栅介质叠层上；源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。有效提高了存储器件的存储窗口和擦写速度，同时提高了器件的保持性和耐久性。
基于氧化物二维电子非易失性存储器及其制备方法

[发明专利]薄膜晶体管阵列基板及其制造方法-CN200310115757.7有效
发明人：柳洵城;张允琼;赵兴烈 -专利权人： LG.飞利浦LCD有限公司
申请日： 2003-11-28 - 公布日： 2004-07-21 - 主分类号： H01L21/00 文献下载
摘要：一种薄膜晶体管阵列基板，包括：薄膜晶体管的栅极、与栅极相连的选通线，以及与选通线相连的栅焊盘；源/漏极图形，包含薄膜晶体管的源极和漏极、与源极相连的数据线、与数据线相连的数据焊盘、与数据线相交叠的存储电极；形成于基板较低部位的半导体图形；透明电极图形，包含与漏极和存储电极相连的像素电极、覆盖栅焊盘的栅焊盘保护电极以及覆盖数据焊盘的数据焊盘保护电极；以及在除形成有透明电极图形的区域之外的区域中层叠的保护图形和栅绝缘图形
薄膜晶体管阵列及其制造方法

[发明专利]半导体器件和包括该半导体器件的数据存储系统-CN202111638773.9在审
发明人：罗相虎;金益秀;任智芸;朴柄善;申善圭 -专利权人：三星电子株式会社
申请日： 2021-12-29 - 公布日： 2022-07-08 - 主分类号： H01L27/11521 文献下载
摘要：公开了一种半导体器件和一种数据存储系统。所述半导体器件包括：存储单元结构，位于衬底上；以及虚设单元，位于所述存储单元结构的一侧。所述存储单元结构包括：存储堆叠结构，包括交替堆叠在所述衬底上的层间绝缘层和栅电极；沟道结构，穿透所述存储堆叠结构并接触所述衬底；以及第一分隔结构，穿透所述存储堆叠结构并在第一方向上延伸，以在第二方向上将所述栅电极彼此分隔开所述虚设结构包括：虚设堆叠结构，与所述存储堆叠结构间隔开并且包括交替堆叠的第一绝缘层和虚设栅电极；虚设沟道结构，穿透所述虚设堆叠结构；和第二分隔结构，穿透所述虚设堆叠结构，并且在所述第二方向上延伸以在所述第一方向上将所述虚设栅电极彼此分隔开
半导体器件包括数据存储系统

[发明专利]显示装置-CN201811442376.2在审
发明人：申东熹;宋炯真;罗柄善;罗釉美;全秀洪 -专利权人：三星显示有限公司
申请日： 2018-11-29 - 公布日： 2019-07-30 - 主分类号： G02F1/1343 文献下载
摘要：所述显示装置包括：第一基底；栅极线，在第一基底上沿着第一方向延伸；数据线，设置在第一基底上，与栅极线绝缘，并沿着与第一方向交叉的第二方向延伸；栅电极，从栅极线突出；源电极，从数据线延伸；漏电极，与源电极间隔开；像素电极，电连接到漏电极；以及存储电极，与栅极线和栅电极间隔开。漏电极包括与栅电极叠置的第一叠置部分以及与存储电极叠置的第二叠置部分，并且第二叠置部分与像素电极的至少一部分叠置。
叠置栅极线显示装置漏电极栅电极基底存储电极方向延伸像素电极数据线源电极方向交叉电连接绝缘延伸

[发明专利]IGBT器件及其制造方法-CN202111576883.7在审
发明人：林敏之;刘伟;刘磊;袁愿林 -专利权人：苏州东微半导体股份有限公司
申请日： 2021-12-22 - 公布日： 2023-06-27 - 主分类号： H01L29/06 文献下载
摘要：本发明属于半导体功率器件技术领域，具体公开了一种IGBT器件及其制造方法，IGBT器件包括元胞区和终端区，元胞区包括：p型集电极区；位于p型集电极区之上的n型半导体层；位于n型半导体层内的若干个栅沟槽；位于栅沟槽的下部内的屏蔽栅和位于栅沟槽的上部内的栅极，栅极、屏蔽栅与所述n型半导体层之间互相绝缘隔离；位于所述n型半导体层内且介于相邻的所述栅沟槽之间的p型体区，所述p型体区内设有n型发射极区；位于所述n型半导体层内且介于相邻的所述屏蔽栅之间的n型电荷存储区，其中部分所述屏蔽栅之间设有n型电荷存储区，n型电荷存储区设置于p型体区邻近p型集电极区的一侧，且部分屏蔽栅之间未设有n型电荷存储区。
igbt 器件及其制造方法

[发明专利]浮栅型阻变存储单元结构及其操作方法-CN201410129502.4有效
发明人：袁方;张志刚 -专利权人：清华大学
申请日： 2014-04-01 - 公布日： 2014-07-16 - 主分类号： H01L45/00 文献下载
摘要：本发明提出一种浮栅型阻变存储单元结构及其操作方法，该浮栅型阻变存储单元结构包括：半导体衬底；形成在半导体衬底之下的背电极；形成在半导体衬底之上的隧穿介质层；形成在隧穿介质层之上的浮栅；形成在浮栅之上的阻变存储介质层；以及形成在阻变存储介质层之上的上电极。本发明实施例的浮栅型阻变存储单元结构，结构简单，可以通过半导体领域成熟的工艺制造，兼容性高，适合大批量生产，成本较低；通过引入的浮栅结构，能够有效的改善传统RRAM在reset操作中的大电流问题，具有良好的存储性能和高密度集成潜力
浮栅型阻变存储单元结构及其操作方法

[发明专利]场效应存储器件-CN202111584356.0在审
发明人：尹志岗;董昊;程勇;吴金良;江奕天;张兴旺 -专利权人：中国科学院半导体研究所
申请日： 2021-12-22 - 公布日： 2022-04-05 - 主分类号： H01L29/51 文献下载
摘要：本公开提供一种场效应存储器件，涉及半导体技术领域。该器件包括：半导体基片；源区和漏区，形成于半导体基片上且相互隔开，源区与漏区之间形成有沟道区，沟道区上形成有栅氧层，栅氧层的两端与源区和漏区相接，栅氧层具有可移动带电缺陷，栅氧层上形成有栅电极；源电极和漏电极本公开的场效应存储器件，利用栅氧层中可移动带电缺陷的位置分布来调控沟道电流的开关状态，实现信息的写入。结构简单，容易制备，易于大规模推广应用的特点，可以同时满足目前对非易失存储器提出的快速读写、高读写次数、低功耗、高存储密度、兼容CMOS工艺的要求。
场效应存储器件

[发明专利]铁电浮栅存储器单元串及制备方法-CN202011397046.3有效
发明人：冯超;赵妙;陈朝晖;彭崇梅;王宇豪 -专利权人：中国科学院微电子研究所
申请日： 2020-12-03 - 公布日： 2022-10-21 - 主分类号： H01L27/11524 文献下载
摘要：本发明公开了一种铁电浮栅存储器单元串及制备方法，包括：绝缘衬底上侧设置有沟道层，沟道层上设置有隧穿介质层，隧穿介质层上侧设置有复合单元；复合单元包括由下至上依次设置的浮栅金属层、铁电介质层和第一控制栅极金属层，其中，至少浮栅金属层和第一控制栅极金属层的两端覆盖有第一绝缘介质层；绝缘衬底上侧两端嵌装有源电极金属层和漏电极金属层。本发明提供的铁电浮栅存储器单元串，通过浮栅金属层控制电子行为，能够最大化铁电介质层的产生的铁电极化电场对电荷的束缚作用，有效延长存储时间，降低响应时间，提高铁电浮栅存储器单元串的整体性能。
铁电浮栅存储器单元制备方法

[发明专利]铁电存储器件-CN201810649700.1在审
发明人：刘香根 -专利权人：爱思开海力士有限公司
申请日： 2018-06-22 - 公布日： 2019-01-04 - 主分类号： H01L27/11502 文献下载
摘要：一种铁电存储器件包括：衬底，其中具有源电极和漏电极；第一界面电介质层，其包括设置在源电极与漏电极之间的衬底上的反铁电材料；铁电栅电介质层，其包括设置在第一界面电介质层上的铁电材料；以及栅电极，其设置在铁电栅电介质层上
界面电介质层铁电存储器件栅电介质层漏电极源电极衬底铁电铁电材料反铁电栅电极

[发明专利]半导体装置和包括该半导体装置的数据存储系统-CN202111460944.3在审
发明人：权裕珍;白石千;孙荣皖 -专利权人：三星电子株式会社
申请日： 2021-12-02 - 公布日： 2022-06-07 - 主分类号： H01L27/11521 文献下载
摘要：提供了一种半导体装置和数据存储系统。所述半导体装置包括：第一栅电极和第二栅电极，其在衬底的第一区上在第一方向上堆叠并且彼此间隔开，并且在衬底的第二区上在第二方向上按照台阶形式延伸，第二栅电极设置在第一栅电极上；第一支承结构，其在第二区上穿过第一栅电极，在第一方向上延伸，并且其上端设置在比第二栅电极中的最下面的第二栅电极的水平面更低的水平面处；第二支承结构，其在第二区上穿过第一栅电极和第二栅电极中的至少一个，在第一方向上延伸，并且其上端设置在比第二栅电极中的最上面的第二栅电极的水平面更高的水平面处
半导体装置包括数据存储系统

[发明专利]电泳显示设备及其制造方法-CN200910146356.5有效
发明人：朴成镇 -专利权人：乐金显示有限公司
申请日： 2009-06-24 - 公布日： 2010-06-30 - 主分类号： G02F1/167 文献下载
摘要：该电泳显示设备包括：位于基板上的选通线；与选通线平行的公共线；位于选通线和公共线上的栅绝缘层；位于栅绝缘层上的数据线，数据线与选通线交叉以限定像素区域；连接到选通线和数据线的薄膜晶体管，薄膜晶体管包括栅极、半导体层、源极以及漏极；从公共线延伸的第一存储电极；位于薄膜晶体管、选通线和数据线上方的第一钝化层，第一钝化层露出漏极；以及位于第一钝化层上的像素电极，像素电极接触漏极并与选通线和数据线交叠，其中像素电极包括与第一存储电极交叠的第二存储电极，并且第一存储电极和第二存储电极形成存储电容器，其间夹有栅绝缘层。
电泳显示设备及其制造方法

[发明专利]一种有机场效应晶体管存储器及其制备方法-CN202310277624.7在审
发明人：李雯;吴春辉;王宇;赵赳;程元青;仪明东 -专利权人：南京邮电大学
申请日： 2023-03-21 - 公布日： 2023-07-07 - 主分类号： H10K10/46 文献下载
摘要：本发明公开了一种有机场效应晶体管存储器，包括自上而下依次设置的源漏电极层、有机半导体蒸镀层、可溶性半导体层、电荷存储层、自组装层和栅绝缘层，以及作为衬底的栅电极层，所述栅绝缘层位于所述栅电极层上面。本发明还公开一种有机场效应晶体管存储器制备方法。本发明提供的一种有机场效应晶体管存储器及其制备方法，能够有效改善TIPS‑Pentacene和PS混合溶液相分离后的生长形貌，提高器件良品率和迁移率等性能。
一种有机场效应晶体管存储器及其制备方法