“存储栅电极”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果2066176个，建议您升级VIP下载更多相关专利

[发明专利]存储器件及其制造方法及包括该存储器件的电子设备-CN201710273427.2有效
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2017-04-24 - 公布日： 2020-06-09 - 主分类号： H01L27/11556 文献下载
摘要：公开了一种存储器件及其制造方法及包括该存储器件的电子设备。根据实施例，存储器件可以包括在衬底上形成的从衬底向上延伸的多个柱状有源区；以及在衬底上从下向上依次排列、彼此隔开且分别围绕各柱状有源区的多层栅电极层，其中各栅电极层介由存储栅介质叠层面对各柱状有源区，其中，柱状有源区中包括与各栅电极层相对的第一掺杂区和位于各第一掺杂区相对两侧的第二掺杂区，其中，第一掺杂区中的掺杂特性不同于第二掺杂区中的掺杂特性。
存储器件及其制造方法包括电子设备

[发明专利]用于液晶显示器的薄膜晶体管阵列板-CN02829088.7有效
发明人：全珍;李源规 -专利权人：三星电子株式会社
申请日： 2002-09-17 - 公布日： 2005-06-15 - 主分类号： G02F1/136 文献下载
摘要：在衬底上形成包括多条栅极线、连结栅极线一端的多个栅极衬垫125及连结栅极线的多个栅电极123的栅极布线和接收公共电压的存储布线。在覆盖栅极布线和存储布线的栅绝缘层上形成半导体层和欧姆接触层。在其上形成数据布线，包括多个与栅极线一起限定多个象素区的数据线、多个延伸到半导体层上的源电极、和多个与源电极分开并关于栅极线与源电极相对的漏电极。在栅绝缘层上形成重叠存储布线的多个存储电容导体以形成存储电容。存储电容导体包括多个从其延伸并重叠栅极线的修护部分。在数据布线和未被数据布线覆盖的半导体层部分上形成钝化层，并且在钝化层上形成多个经设置在钝化层中的多个接触孔连结漏电极和存储电容导体的象素电极。
用于液晶显示器薄膜晶体管阵列

[发明专利]三维半导体存储器装置-CN201910387764.3在审
发明人：孙荣晥;姜书求;姜信焕 -专利权人：三星电子株式会社
申请日： 2019-05-10 - 公布日： 2020-01-31 - 主分类号： H01L27/11556 文献下载
摘要：提供一种三维半导体存储器装置。所述三维半导体存储器装置包括：栅电极和模制绝缘层，交替地堆叠在基底上；沟道层，贯穿栅电极和模制绝缘层；以及栅极介电层，位于栅电极与沟道层之间。
模制绝缘层沟道层栅电极基底三维半导体存储器栅极介电层角度弯曲堆叠贯穿延伸

[发明专利]具有虚设通道区的垂直存储装置-CN201610326106.X有效
发明人：金锺源;林昇炫;姜昌锡;朴泳雨;裵大勋;殷东锡;李宇城;李载悳;任宰佑;崔韩梅 -专利权人：三星电子株式会社
申请日： 2016-05-17 - 公布日： 2019-09-17 - 主分类号： H01L27/11582 文献下载
摘要：提供了具有虚设通道区的垂直存储装置。所述存储装置包括：均在与基底的上表面垂直的方向上延伸的多个通道区；与通道区相邻地堆叠在基底上的多个栅电极层和多个绝缘层，每个栅电极层延伸不同的长度；以及与所述多个栅电极层的第一端相邻的多个虚设通道区，其中
具有虚设通道垂直存储装置

[发明专利]使用蚀刻停止层的存储器装置-CN201710804253.8有效
发明人：李正吉;金知勇;李呈焕;边大锡;林炫锡 -专利权人：三星电子株式会社
申请日： 2017-09-08 - 公布日： 2021-11-12 - 主分类号： H01L21/764 文献下载
摘要：提供了一种存储器装置。存储器装置可以包括：栅极结构，包括在基底上交替地堆叠的多个栅电极层和多个绝缘层；多个蚀刻停止层，在所述多个栅电极层的各个下部上，分别从所述多个绝缘层延伸；多个接触件，分别连接到在蚀刻停止层的上部上方的所述多个栅电极层
使用蚀刻停止存储器装置

[发明专利]基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法-CN202111287366.8在审
发明人：唐克超;梁中新;黄如 -专利权人：北京大学
申请日： 2021-11-02 - 公布日： 2022-03-04 - 主分类号： H01L29/786 文献下载
摘要：本发明提出了一种基于反铁电栅介质与氧化物半导体沟道的FeFET及其制备方法，属于微纳电子学领域。该FeFET器件包括一绝缘衬底，绝缘衬底上是图形化的背栅电极层，背栅电极层上是反铁电栅介质材料层，反铁电栅介质层上是氧化物半导体材料层作为沟道，沟道上方的左右两侧分别是源和漏接触电极，背栅电极层和氧化物半导体材料层的功函数差为1eV～2eV之间，为反铁电栅介质材料层提供一内建电场，反铁电栅介质材料形成两种不同的存储状态。本发明利用反铁电栅介质替换传统铁电栅介质，且采用氧化物半导体沟道替换传统硅基沟道，从而提高存储器件的耐久特性。
基于反铁电栅介质氧化物半导体沟道 fefet 及其制备方法

[发明专利]显示设备-CN202011215214.2在审
发明人：李东敏;杨受京;宋都根;申铉亿 -专利权人：三星显示有限公司
申请日： 2020-11-04 - 公布日： 2021-05-11 - 主分类号： H01L27/32 文献下载
摘要：显示设备包括：在基板上的薄膜晶体管，该薄膜晶体管包括第一半导体层和与第一半导体层重叠的第一栅电极，其中第一栅绝缘层设置在第一半导体层和第一栅电极之间；存储电容器，该存储电容器包括包含彼此堆叠的第一下层和第一上层的下电极以及包含彼此堆叠的第二下层和第二上层的上电极，其中上电极与下电极重叠，并且第二栅绝缘层设置在上电极和下电极之间；以及电连接至薄膜晶体管的显示元件，其中第二上层具有大于第一上层的厚度的厚度。
显示设备

[发明专利]存储单元及其制造方法-CN200710152889.5有效
发明人：格哈德·I·梅杰;西格弗里德·F·卡格 -专利权人：国际商业机器公司
申请日： 2007-09-21 - 公布日： 2008-06-25 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种存储单元(10)，包括：至少源电极(M_S)，形成在基板上(6)；至少漏电极(M_D)，形成在该基板上(6)；至少耦合层(1)，形成在该源电极(M_S)和该漏电极(M_D)之间，和至少栅电极(M_G)，形成在基板上，其中：该耦合层(1)包括过渡金属氧化物，表现出填充受控的金属绝缘体转换特性；该栅电极(M_G)包括氧离子导体层(2)，和相对于该耦合层(1)布置该栅电极(M_G)使得对该栅电极(M_G)使用电信号引起该耦合层(1)中氧空位本发明还涉及一种存储单元(10)的制造方法。
存储单元及其制造方法

[发明专利]基于二硫化钼/二硒化锗异质结的存储器件及其制备方法-CN202210717173.X在审
发明人：王业伍;姚佳栋;刘亚立 -专利权人：浙江大学
申请日： 2022-06-23 - 公布日： 2022-10-25 - 主分类号： H01L27/11521 文献下载
摘要：本发明公开了本发明提供了一种基于二硫化钼/二硒化锗异质结的存储器件及其制备方法，包括栅电极、栅极绝缘层、MoS2/GeSe2异质结沟道、金源电极和金漏电极，所述栅电极上设置有栅极绝缘层，所述栅极绝缘层上设置有MoS2/GeSe2异质结沟道，所述MoS2/GeSe2异质结沟道上设置有金源电极和金漏电极。相比浮栅型存储器，该基于二硫化钼/二硒化锗异质结的存储器件的结构更为简单。
基于二硫化钼二硒化锗异质结存储器件及其制备方法

[发明专利]基于非晶氧化物半导体浮栅晶体管的器件及制作方法-CN202011233772.1在审
发明人：何勇礼;万青 -专利权人：南京大学
申请日： 2020-11-06 - 公布日： 2021-02-26 - 主分类号： H01L21/44 文献下载
摘要：本公开涉及一种基于非晶氧化物半导体浮栅晶体管的神经形态器件的制作方法，该晶体管可以包括源漏电极、沟道、叠层栅介质和栅电极，其中叠层栅介质为三层结构，包括电荷隧穿层、电荷存储层和电荷阻挡层。通过栅电极控制电荷存储层中电荷量的多少来控制源漏电极之间沟道层的电导，也就是调制突触器件的权重。进而将器件集成为交叉阵列结构，加速神经形态计算中的矩阵运算，以降低功耗。
基于氧化物半导体晶体管器件制作方法

[发明专利]掩埋沟道阵列晶体管及其制造方法-CN202011553616.3在审
发明人：崔锺武;金成基;熊文娟;蒋浩杰;李亭亭;崔恒玮;罗英 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-12-24 - 公布日： 2022-06-28 - 主分类号： H01L27/108 文献下载
摘要：本发明提供的一种掩埋沟道阵列晶体管及其制造方法，涉及半导体技术领域，包括衬底，衬底上包括栅沟槽；栅介质层位于栅沟槽的内壁上；功函数层位于栅沟槽的下部且位于栅介质层的表面上；栅电极层位于栅沟槽的下部，并且栅电极的顶面低于功函数的顶面；盖层位于栅沟槽中且位于栅电极层上。在上述技术方案中，在该掩埋沟道阵列晶体管中，功函数层在沟槽深度方向的高度大于栅电极层的高度，因此可以有效的改善栅极诱导漏极泄漏电流的增加，改善动态随机存储器的刷新特性。
掩埋沟道阵列晶体管及其制造方法

[发明专利]半导体器件-CN201810626305.1在审
发明人：崔恩荣;梁俊圭;卢英辰;安宰永;梁在贤;刘东哲;崔宰浩 -专利权人：三星电子株式会社
申请日： 2018-06-15 - 公布日： 2019-01-04 - 主分类号： H01L27/11568 文献下载
摘要：多个栅电极在垂直于衬底的上表面的方向上堆叠在衬底的上表面上。沟道区域穿过多个栅电极以垂直于衬底的上表面延伸。栅极介电层包括顺序地设置在沟道区域和多个栅电极之间的隧穿层、电荷存储层和阻挡层。电荷存储层包括多个掺杂元素原子和由多个掺杂元素原子生成的多个深能级陷阱。多个掺杂元素原子的浓度分布在电荷存储层的厚度方向上是不均匀的。
电荷存储层掺杂元素上表面栅电极衬底沟道区域垂直半导体器件栅极介电层浓度分布不均匀深能级隧穿层阻挡层堆叠陷阱穿过延伸

[发明专利]一种提高栅网离子阱性能的方法-CN201511008026.1在审
发明人：党乾坤;黄彦东;丁航宇;丁传凡;周振;黄正旭;高伟;粘慧青 -专利权人：复旦大学;广州禾信分析仪器有限公司
申请日： 2015-12-30 - 公布日： 2016-06-01 - 主分类号： H01J49/06 文献下载
摘要：本发明属于质量分析仪器的技术领域，具体为一种提高栅网离子阱性能的方法。本发明所述的栅网离子阱包括至少有一电极装载有栅网的三维离子阱或线性离子阱；装载有栅网的电极中导电栅网与电极相互电绝缘，从而可以在栅网和电极上分别施加射频电压；本发明通过调节栅网和电极上所施加电压的比值，本发明同时保持了栅网电极的离子弹出效率高和加工简单优点。本发明可用于离子存储，可用于质量分析，也可用于串级质谱分析。
一种提高离子性能方法

[发明专利]显示装置-CN202210304823.8在审
发明人：崔仙暎;赵在炯;沈志训;郑浚琦 -专利权人：三星显示有限公司
申请日： 2022-03-23 - 公布日： 2022-09-27 - 主分类号： H01L27/32 文献下载
摘要：提供了一种显示装置，所述显示装置包括：基底；半导体层，设置在基底上；第一栅极绝缘层，设置在半导体层上；栅电极，位于第一栅极绝缘层上；第二栅极绝缘层，设置在栅电极上；第一存储电极，位于第二栅极绝缘层上；第一层间绝缘层，设置在第一存储电极上并且具有围绕半导体层、栅电极和第一存储电极的开口；第二层间绝缘层，设置在第一层间绝缘层上并且填充开口；以及数据线和驱动电压线，位于第二层间绝缘层上。半导体层、栅电极和第一存储电极包括在像素电路区域中。显示装置包括多个像素电路区域。数据线和驱动电压线跨越像素电路区域。半导体层的一部分与填充开口的第二层间绝缘层接触。
显示装置

[发明专利]双位快闪存储器的制作方法-CN200910201181.3有效
发明人：三重野文健 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-12-15 - 公布日： 2011-06-15 - 主分类号： H01L21/8247 文献下载
摘要：一种双位快闪存储器的制作方法，包括：提供半导体衬底，在所述半导体衬底上依次形成栅介电层与栅电极层，刻蚀所述栅电极层及栅介电层，形成栅极结构；侧向刻蚀栅介电层的部分区域，在栅介电层两侧形成开口；在栅电极层与半导体衬底表面形成隔离层；在半导体衬底及栅极结构上形成氧化铝，所述氧化铝填充到栅介电层的开口中，栅电极层与半导体衬底表面的隔离层将所述氧化铝与栅电极层及半导体衬底隔离；刻蚀氧化铝，仅保留位于栅介电层开口处的氧化铝，所述开口处的氧化铝形成电荷俘获层
双位快闪存制作方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top