“石垣佳之”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果9个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储器器件-CN200910151046.2无效
发明人： 石垣佳之;辻直树;音居尚和;向井博纪;九之里勇一 -专利权人：株式会社瑞萨科技
申请日： 2009-07-07 - 公布日： 2010-02-24 - 主分类号： H01L27/115 文献下载
摘要：为了提供一种由于抑制栅极绝缘膜的退化而具有提高的写入效率的半导体存储器器件，元件形成区域形成于半导体衬底的夹入于元件隔离区域之间的区域中。在元件隔离区域中，氧化硅膜填充于具有预定深度的沟槽中。擦除栅极电极形成于元件隔离区域中而掩埋于氧化硅膜中。浮栅电极经由栅极氧化物膜形成于元件形成区域之上，而控制栅极电极经由ONO膜形成于浮栅电极之上。两个相邻浮栅电极具有形成于其间以覆盖擦除栅极电极的绝缘膜。
半导体存储器器件

[发明专利]半导体存储装置-CN200310101564.6无效
发明人：中岛泰;井筒隆;石垣佳之 -专利权人：株式会社瑞萨科技
申请日： 2003-10-07 - 公布日： 2004-08-11 - 主分类号： G11C11/40 文献下载
摘要：半导体存储装置设有：分别包括第一、第二驱动nMOS晶体管(3、4)和第一、第二TFT(7、8)的一对倒相器，包括第一、第二存取nMOS晶体管(1、2)的存储单元，与第一、第二存取nMOS晶体管(1、2)的漏极和第一、第二驱动nMOS晶体管(3、4)的漏极以及第一、第二TFT(7、8)的漏极电连接的第一、第二电容元件(5、6)。另外，第一、第二驱动nMOS晶体管(3、4)的栅极宽度至多为第一、第二存取nMOS晶体管的栅极宽度的1.2倍。
半导体存储装置

[发明专利]半导体存储装置与半导体装置-CN03153055.9无效
发明人： 石垣佳之;古贺刚;藤井康博 -专利权人：株式会社瑞萨科技
申请日： 2003-08-05 - 公布日： 2004-07-07 - 主分类号： G11C11/40 文献下载
摘要：半导体装置(100)中设有：电容器(32a)和(32b)；有掺杂区(11a)的、且掺杂区(11a)中的一方跟电容器(32a)与(32b)在电气上连接并控制在电容器(32a)与(32b)上储存的电荷的出入的存取晶体管T6；位于硅衬底(1)上的、将电容器的存储结点(30)的电位加以保持的闩锁电路(130)；以及连接在存取晶体管(T6)的掺杂区(11b)中的另一方的位线(19b)。闩锁电路(130)至少有一部分设置在位线(19b)的上方。
半导体存储装置

[发明专利]薄膜晶体管-CN97109797.6无效
发明人：前川繁登;一法师隆志;岩松俊明;前田茂伸;金逸中;塘一仁;栗山祐忠;石垣佳之;浮田求;堤聪明 -专利权人：三菱电机株式会社
申请日： 1997-05-07 - 公布日： 2004-06-09 - 主分类号： H01L29/786 文献下载
摘要：提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。
薄膜晶体管

[发明专利]半导体存储装置-CN03110499.1无效
发明人：古贺刚;石垣佳之;芦田基;牧幸生;藤井康博;细川智广;寺田隆司;出井诚;增田泰一 -专利权人：三菱电机株式会社
申请日： 2003-04-14 - 公布日： 2004-02-18 - 主分类号： H01L27/108 文献下载
摘要：本发明提供一种将蓄积作为二进制信息的电荷的电容器和控制电荷在电容器上进出的存取晶体管作为主存储部分，同时不需要更新的半导体存储装置。它包括位于半导体基板(1)上方的、保持对应于由二进制信息表示的存储信息的逻辑电平的电荷的、有存储结点(30)的电容器(32)，位于半导体基板表面的、控制电容器上蓄积的电荷的进出的存取晶体管(T5、T6)，以及位于半导体基板上的维持电容器的存储结点电位的闩锁电路；构成闩锁电路的电路元件(T1、T2、T3、T4、R1、R2)中的至少一个位于存取晶体管的上方。
半导体存储装置

[发明专利]半导体存储装置-CN03104204.X无效
发明人：大林茂树;石垣佳之;横山岳宏 -专利权人：三菱电机株式会社
申请日： 2003-01-29 - 公布日： 2003-08-13 - 主分类号： H01L27/11 文献下载
摘要：在具有分别具备了2个n型大容量存取晶体管和n型大容量激励晶体管及p型大容量负载晶体管的全CMOS型存储单元的半导体存储装置中，相对存储节点被连接的充电容量附加用的充电容量体由绝缘膜及导电膜构成，该绝缘膜及导电膜在上述第1及第2单元节点的上侧被直接形成。由此，提供一种不伴随单元面积的增大，在单元节点中附加充电容量，软错误耐性优异的半导体存储装置。
半导体存储装置

[发明专利]半导体装置-CN99102103.7无效
发明人： 石垣佳之;藤井康博 -专利权人：三菱电机株式会社
申请日： 1999-02-08 - 公布日： 1999-12-15 - 主分类号： H01L27/11 文献下载
摘要：在硅衬底1上形成的存取晶体管A1的漏区是n－、n+型漏区6a、8a，源区是n－、n+型源区6b、8b。驱动晶体管的源区是n－、n++型源区6c、10，漏区是n－、n+型漏区6b、8b。将n++型源区10形成得比n+型漏区8b深。由此，可得到能抑制制造成本的上升并能谋求静态噪声容限的提高的半导体装置。
半导体装置

[发明专利]半导体装置-CN98116874.4无效
发明人： 石垣佳之;本田裕己 -专利权人：三菱电机株式会社
申请日： 1998-08-05 - 公布日： 1999-04-14 - 主分类号： H01L27/11 文献下载
摘要：提供一种在谋求高速工作的同时可实现高集成化的具有存储单元的半导体装置。在具有存储单元的半导体装置中,在其存储单元区域中形成字线的分流连接用的区域35i和包含金属的第1布线层、即分流用的字线18g。在存储单元区域中,通过在接触孔17e的内部形成的字线接触用的拴62e,使该分流连接用的区域35i和分流用的字线18g进行导电连接。
半导体装置

[发明专利]半导体装置及其制造方法-CN98105362.9无效
发明人： 石垣佳之;本田裕己 -专利权人：三菱电机株式会社
申请日： 1998-03-02 - 公布日： 1999-01-13 - 主分类号： H01L27/10 文献下载
摘要：提供一种能增加存储节点电容、提高抗软错误性能的半导体装置及其制造方法。在包括存储节点部分11c、11d的第一布线层上通过介质膜12形成GND布线14b。于是由存储节点部分11c、11d、介质膜12和GND布线14b构成存储节点部分的电容元件。另外,相对于存储单元的中心呈点对称地配置第一布线层,同时在字线5a、5d的延伸方向上按同样的布局相邻地配置多个存储单元。
半导体装置及其制造方法

1
共 9 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top