“集成芯片”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果887497个，建议您升级VIP下载更多相关专利

[实用新型]一种电子仪器及其集成电路芯片打点治具-CN201621040755.5有效
发明人：李梦磊;陈辉 -专利权人：东莞市嘉多利精密电子有限公司
申请日： 2016-09-05 - 公布日： 2017-03-08 - 主分类号： H01L21/67 文献下载
摘要：本实用新型公开了一种集成电路芯片打点治具，包括集成电路芯片承载板，集成电路芯片承载板上设置有至少两排用于放置集成电路芯片的单片放置槽，所有单片放置槽的长度方向相互平行且单片放置槽的朝向相同，每一排单片放置槽均与集成电路芯片承载板的边线平行上述治具为一个具有放置集成电路芯片槽体的板件，可以用于将集成电路芯片放入单片放置槽中，可以对集成电路芯片进行整理和合理放置。与现有技术中放置在静电板上的设置相比，使用本实用新型的集成电路芯片打点治具可以便于对集成电路芯片的放置，且不会造成集成电路芯片的丢失，便于打点过程的准确性和快捷性。本实用新型还公开了一种包括上述集成电路芯片打点治具的电子仪器。
一种电子仪器及其集成电路芯片打点

[发明专利]芯片磁强计光学集成方法及芯片磁强计-CN202211475424.4在审
发明人：秦杰;谢耀;万双爱;刘栋苏;刘建丰 -专利权人：北京自动化控制设备研究所
申请日： 2022-11-23 - 公布日： 2023-04-28 - 主分类号： G01R33/032 文献下载
摘要：本发明提供了一种芯片磁强计光学集成方法及芯片磁强计，芯片磁强计光学集成方法包括：在衬底表面集成封装激光器光源以形成光源集成芯片，在衬底表面增加介质层；将芯片化的准直镜片与预置了介质层的光源集成芯片进行键合；将芯片化的偏振镜片与芯片化的准直镜片进行键合；将集成有加热测温芯片的芯片化的原子气室与芯片化的偏振镜片进行键合；将光电探测芯片与集成有加热测温芯片的芯片化的原子气室进行键合。
芯片磁强计光学集成方法

[发明专利]一种便于更换内部集成电路的芯片-CN201811146737.9在审
发明人：谢亮;张文杰;金湘亮 -专利权人：江苏芯力特电子科技有限公司
申请日： 2018-09-29 - 公布日： 2019-03-12 - 主分类号： H01L23/13 文献下载
摘要：本发明公开了一种便于更换内部集成电路的芯片，其特征在于，包括框架、若干个针脚（3）和集成芯片（4），所述框架包覆所述集成芯片（4），若干个所述针脚（3）固定连接所述框架。将集成芯片放入上框架和下框架之间，实现对集成芯片的保护，同时便于更换集成芯片，设计巧妙。
集成芯片针脚内部集成电路芯片上框架下框架包覆放入

[发明专利]一种可更换内部集成电路的芯片-CN201811146724.1在审
发明人：谢亮;张文杰;金湘亮 -专利权人：江苏芯力特电子科技有限公司
申请日： 2018-09-29 - 公布日： 2019-03-15 - 主分类号： H01L23/32 文献下载
摘要：本发明公开了一种可更换内部集成电路的芯片，其特征在于，包括框架、若干个针脚（3）和集成芯片（4），所述框架包覆所述集成芯片（4），若干个所述针脚（3）固定连接所述框架。将集成芯片放入左框架和右框架之间，实现对集成芯片的保护，同时便于更换集成芯片，设计巧妙。
集成芯片针脚内部集成电路可更换芯片右框架左框架包覆放入

[发明专利]多芯片型半导体装置及其制造方法-CN200610054798.3无效
发明人：藤户弘志;高森靖博 -专利权人：株式会社理光
申请日： 2006-03-10 - 公布日： 2006-09-20 - 主分类号： H01L25/065 文献下载
摘要：本发明涉及多芯片型半导体装置及其制造方法，所述多芯片型半导体装置设有装载在安装用基板上、具有规定功能的第1半导体集成电路芯片，以及集成电源电路的第2半导体集成电路芯片。该第2半导体集成电路芯片接受从外部供给的电源，用于向上述第1半导体集成电路芯片提供电力。将第2半导体集成电路芯片层叠在第1半导体集成电路芯片上之后，用树脂将该第1、第2半导体集成电路芯片模块化。通过将低电压工艺制造的半导体芯片和往该半导体芯片供给电源、集成了用高电压工艺制造的恒电压电源电路的恒电压芯片，收纳在芯片叠芯片形式的半导体基板上，在不增加安装面积状态下，能实现对输入电压的高耐压化。
芯片半导体装置及其制造方法

[实用新型]一种三维异质集成的可编程芯片结构-CN202122121960.1有效
发明人：左丰国;周骏;郭一欣;吴勇;任奇伟 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-09-03 - 公布日： 2022-01-07 - 主分类号： H01L25/065 文献下载
摘要：本申请涉及集成芯片技术领域，尤其涉及一种三维异质集成的可编程芯片结构。该可编程芯片结构中，第一芯片中设有第一金属层；第一芯片与第二芯片之间第一芯片一侧的三维异质集成表面上设有第一三维异质集成键合点；第一三维异质集成键合点与第一金属层互连；第二芯片中设有第二金属层；第一芯片与第二芯片之间第二芯片一侧的三维异质集成表面上设有第二三维异质集成键合点；第二三维异质集成键合点与第二金属层互连；第一三维异质集成键合点与第二三维异质集成键合点相接触互连为三维异质集成结构。本申请利用三维异质集成技术，通过半导体金属制程工艺，实现芯片间的层叠互连，在降低可编程芯片结构工作功耗的同时提高了其访问带宽。
一种三维集成可编程芯片结构

[发明专利]一种集成存储解码芯片和逻辑运算芯片的方法-CN201810538387.4有效
发明人：黎壮;黎利 -专利权人：深圳市福瑞达显示技术有限公司
申请日： 2018-05-30 - 公布日： 2020-07-03 - 主分类号： H01L21/50 文献下载
摘要：本发明公开了一种集成存储解码芯片和逻辑运算芯片的方法，包括如下步骤：A、将存储解码芯片和逻辑运算芯片封装在基板上；B、在存储解码芯片与逻辑运算芯片相对的表面皆设置有多个第一自定义引脚；C、通过所述第一自定义引脚将存储解码芯片与逻辑运算芯片连接起来本发明所提供的集成存储解码芯片和逻辑运算芯片的方法，将存储解码芯片与逻辑运算芯片集成在一个基板上，得到一个高度集成的集成芯片，大大的降低了集成芯片的体积，节省了安装空间，有利于集成芯片的小型化。
一种集成存储解码芯片逻辑运算方法

[发明专利]一种光电混合集成的光电封装结构-CN202310684204.0在审
发明人：刘亚东;蔡鹏飞 -专利权人： NANO科技（北京）有限公司
申请日： 2023-06-12 - 公布日： 2023-08-25 - 主分类号： H01L25/16 文献下载
摘要：本发明公开一种光电混合集成的光电封装结构，包括：基板、光集成芯片、电集成芯片以及硅片，硅片上开设硅通孔，硅片焊接在基板上，电集成芯片通过倒装焊贴在硅片与光集成芯片上。含硅通孔的硅片的引入，可实现基板与电集成芯片之间高速电信号的传递，光集成芯片则无需硅通孔工艺，进而使得光集成芯片的制作工艺中可用深槽刻蚀工艺来制作端面耦合器的悬臂梁结构，有利于提升光集成芯片和光纤阵列的光耦合效率
一种光电混合集成封装结构

[发明专利]一种集成芯片封装方法及其封装结构、一种电子产品-CN201610848215.8在审
发明人：王慧慧 -专利权人：上海斐讯数据通信技术有限公司
申请日： 2016-09-23 - 公布日： 2017-01-04 - 主分类号： H01L21/60 文献下载
摘要：本发明提供了一种集成芯片封装方法及其封装结构、一种电子产品，其中，在该集成芯片封装方法包括：在封装基板上设计各集成芯片的信号引脚位置，且每个集成芯片对应的信号引脚位置形成一信号引脚区域；将集成芯片焊接到封装基板中对应的信号引脚区域，与各信号引脚连接；集成芯片中包括至少一个集成电路；在焊接好的集成芯片的最外圈添加一围栏，以密封集成芯片的最外圈，使其与封装基板之间没有空隙，使其与封装基板之间没有空隙。其在设计集成芯片时在芯片本身焊盘周边加一圈密封的接地焊锡，从源头出发，解决了电子产品的防水问题。
一种集成芯片封装方法及其结构电子产品

[发明专利]集成芯片工艺工具-CN201610908974.9在审
发明人：李建法;刘旭水;白峻荣;忻斌一;郭守文;林成芝 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-10-19 - 公布日： 2018-01-05 - 主分类号： H01L21/67 文献下载
摘要：一种集成芯片工艺工具及相关方法。集成芯片工艺工具具有管芯交换器，用以自动地转移多个集成芯片管芯于管芯托盘与管芯晶舟之间。所述集成芯片工艺工具具有管芯交换器，用以接收包括多个集成芯片管芯的管芯托盘。管芯交换器用以自动地转移多个集成芯片管芯于管芯托盘与管芯晶舟之间。集成芯片管芯工艺工具用以从管芯交换器接收管芯晶舟，且用以对管芯晶舟内的多个集成芯片管芯进行工艺步骤。藉由操作管芯交换器以自动地转移集成芯片管芯于管芯托盘与管芯晶舟之间，可减少转移时间且可减轻有关于人工转移集成芯片管芯的污染及/或损坏风险。
集成芯片工艺工具

[发明专利]一种集成电路芯片及其保护方法、装置-CN201710129244.3有效
发明人：永田诚一 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-06 - 公布日： 2020-08-07 - 主分类号： G01R31/28 文献下载
摘要：一种集成电路芯片及其保护方法、装置，所述保护方法包括：在所述集成电路芯片首次开始工作时，检测所述集成电路芯片的运行频率，作为所述集成电路芯片的初始运行频率；实时检测所述集成电路芯片的运行频率，作为所述集成电路芯片的当前运行频率；根据实时检测得到的所述集成电路芯片的当前运行频率、初始运行频率及预设的劣化系数，判断所述集成电路芯片是否将会因劣化而停止工作；当确定所述集成电路芯片将会因劣化而停止工作时，输出劣化警告信号，且停止所述集成电路芯片的运行
一种集成电路芯片及其保护方法装置

[实用新型]一种人体眼睛疲劳感检测装置-CN201520296196.3有效
发明人：虞王君 -专利权人：虞王君
申请日： 2015-05-08 - 公布日： 2015-12-16 - 主分类号： A61B3/02 文献下载
摘要：本实用新型公开了一种人体眼睛疲劳感检测装置，包括集成芯片IC，所述集成芯片IC的4脚和8脚连接且连接电源，所述集成芯片IC的4脚和8脚和集成芯片的7脚之间设有电阻R1，所述集成芯片IC的2脚和6脚连接，所述集成芯片IC的2脚和6脚与所述集成芯片的7脚之间设有可变电阻RP和电阻R2，所述集成芯片IC的2脚和6脚与集成芯片IC的1脚之间设有电容C1，所述集成芯片IC的3脚串联连接有发光二极管VL和电阻R3
一种人体眼睛疲劳检测装置

[实用新型]覆晶薄膜和显示模组-CN202121776795.7有效
发明人：黄乐;郑浩旋 -专利权人：惠科股份有限公司
申请日： 2021-07-30 - 公布日： 2022-01-07 - 主分类号： H01L23/31 文献下载
摘要：本申请公开了一种覆晶薄膜和显示模组，覆晶薄膜包括基底、集成芯片和引脚区，所述集成芯片设置在所述基底上，所述引脚区设置在所述基底的两端，并与所述集成芯片连接，所述覆晶薄膜还包括保护膜和保护罩，所述保护膜贴附在基底上且覆盖所述集成芯片；所述保护罩与所述保护膜连接，所述集成芯片位于所述保护罩内部，保护膜覆盖住覆晶薄膜上的集成芯片，保护罩与保护膜连接且集成芯片位于保护罩内部，提高集成芯片的保护能力，减少集成芯片与外界接触，从而减少了集成芯片容易被外界的物体摩擦或机构干涉而导致破损或断裂的问题
薄膜显示模组

[发明专利]集成电路产品及其芯片排布-CN202110969044.5在审
发明人：林文熙;何闿廷 -专利权人：世芯电子股份有限公司
申请日： 2021-08-23 - 公布日： 2022-09-30 - 主分类号： H01L25/18 文献下载
摘要：本发明提出一种集成电路产品及其芯片排布，该集成电路产品包含：第一芯片；第二芯片；第三芯片；第四芯片；第五芯片；第六芯片；第七芯片；以及第八芯片。该第一芯片、该第二芯片、该第三芯片、及该第四芯片的面积及组成组件实质上相同；该第五芯片、该第六芯片、该第七芯片、及该第八芯片的面积及组成组件实质上相同；该第一芯片、该第二芯片、该第三芯片、及该第四芯片分别位于该集成电路产品的四个边；且该第五芯片、该第六芯片、该第七芯片、及该第八芯片位于该集成电路产品的中心区域。本发明的集成电路产品可以提升集成电路产品的散热效能、减少输出和/或输入走线的困难度、提高集成电路产品竞争力以及简化制程。
集成电路产品及其芯片排布

[发明专利]一种三维异质集成的可编程阵列芯片结构和电子器件-CN202111033209.4在审
发明人：左丰国;周骏;郭一欣;吴勇;任奇伟 -专利权人：西安紫光国芯半导体有限公司
申请日： 2021-09-03 - 公布日： 2021-12-03 - 主分类号： H01L23/538 文献下载
摘要：本发明涉及集成芯片技术领域，尤其涉及一种三维异质集成的可编程阵列芯片结构和电子器件。该可编程阵列芯片结构，包括：至少两个芯片；其中，至少两个芯片中任一芯片为FPGA芯片或含eFPGA模块的芯片；至少两个芯片层叠连接的层叠芯片结构中相邻设置的两个芯片之间均通过对应的三维异质集成键合结构互连；三维异质集成键合结构，包括：第一三维异质集成键合区域；第二三维异质集成键合区域，互连第一三维异质集成键合区域。本发明利用三维异质集成技术，实现了可编程阵列芯片结构中芯片之间以及封装内部短距离的层叠互连，减少了孔、互连线和IO结构的使用，增加芯片间的互连密度和互连速度，进而提高了可编程阵列芯片结构的集成度。
一种三维集成可编程阵列芯片结构电子器件