“罩幕图案”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1825336个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置的形成方法-CN201710607116.5有效
发明人：陈志壕;陈文彦;梁明中;谢志宏;孙书辉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-07-24 - 公布日： 2022-03-29 - 主分类号： H01L21/768 文献下载
摘要：于一形成图案的方法中，形成包括底层、中间层以及第一罩幕层的堆迭结构。上述中间层包括第一盖层、中介层以及第二盖层。使用第一抗蚀图案作为蚀刻罩幕以图案化上述第一罩幕层。使用上述图案化的第一罩幕层作为蚀刻罩幕以图案化上述第二盖层。形成第二罩幕层于上述图案化的第二盖层之上，并使用第二抗蚀图案作为蚀刻罩幕以图案化上述第二罩幕层。使用上述图案化的第二罩幕层作为蚀刻罩幕以图案化上述第二盖层。使用上述图案化的第二盖层作为蚀刻罩幕以图案化上述中介层及第一盖层。使用上述图案化的第一盖层作为蚀刻罩幕以图案化上述底层。
半导体装置形成方法

[发明专利]缩小图案线距的方法-CN200410097017.X有效
发明人：锺维民;梁明中;魏安祺;蔡信谊;韦国梁 -专利权人：旺宏电子股份有限公司
申请日： 2004-12-08 - 公布日： 2006-06-14 - 主分类号： H01L21/027 文献下载
摘要：本发明是关于一种缩小图案线距的方法，是先在一基底上依序形成一材料层、一硬罩幕层以及一图案化光阻层。接着，以图案化光阻层作为蚀刻罩幕，蚀刻硬罩幕层，此时因为负载效应，因此会在蚀刻区域中残留有部分硬罩幕层，而在蚀刻区域中硬罩幕层的边缘处形成微沟渠。随后，以残留的硬罩幕层作为蚀刻罩幕，图案化材料层。再将图案化光阻层与硬罩幕层去除。由于在蚀刻硬罩幕层时利用沟渠效应以使蚀刻区域中残留有部分硬罩幕层而形成微沟渠，因此后续再将微沟渠图案转移至材料层，而使材料层被图案化之后，其图案的线距将会大幅的缩小。
缩小图案方法

[发明专利]浅沟槽隔离物的制造方法-CN02101704.2无效
发明人：李世达 -专利权人：矽统科技股份有限公司
申请日： 2002-01-11 - 公布日： 2003-07-23 - 主分类号： H01L21/76 文献下载
摘要：一种浅沟槽隔离物的制造方法，主要是包括形成罩幕层于半导体基底表面；对罩幕层施行热处理；利用微影蚀刻制程将罩幕层形成罩幕图案；利用罩幕图案为遮蔽物，蚀刻基底形成多数浅沟槽区；全面性形成绝缘层于基底，以填满多数浅沟槽区；平坦化处理，直到露出罩幕图案；除去罩幕图案。
沟槽隔离制造方法

[发明专利]功率金氧半导体场效晶体管的制造方法-CN200910246513.X有效
发明人：张翊麒;吴嘉连 -专利权人：杰力科技股份有限公司
申请日： 2009-11-30 - 公布日： 2011-06-01 - 主分类号： H01L21/8234 文献下载
摘要：在基底上形成多数个罩幕图案。在罩幕图案之间的主体层及磊晶层中形成多数个沟渠。在沟渠的表面形成氧化物层。在沟渠中形成导体层。对罩幕图案进行削减制程，以缩小各罩幕图案的线宽。以经削减的罩幕图案为罩幕，在各沟渠的两侧的主体层中形成具有第一导电型的二源极区。在导体层上及经削减的罩幕图案之间形成多数个介电图案。移除经削减的罩幕图案。
功率半导体晶体管制造方法

[发明专利]形成互连结构的方法-CN202110302605.6在审
发明人：苏怡年;陈育裕 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-03-22 - 公布日： 2021-11-16 - 主分类号： H01L21/768 文献下载
摘要：在一些实施方式中，本揭露是关于一种形成互连结构的方法，此方法包含沉积多个硬罩幕层于互连介电层上。沉积第一图案化层于多个硬罩幕层上，并形成第一罩幕结构于第一图案化层上。第一罩幕结构具有透过第一极紫外线(EUV)微影制程形成的开口。依照第一罩幕结构移除部分的第一图案化层。形成第二罩幕结构于经图案化的第一图案化层内。第三罩幕结构形成于最上方的硬罩幕层上，且具有透过第二极紫外线微影制程形成的开口。进行移除制程，以图案化多个硬罩幕层，借以在互连介电层中形成开口，并于互连介电层的开口内形成具有圆角的互连导线。
形成互连结构方法

[发明专利]基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法-CN01134769.4有效
发明人：叶彦宏;范左鸿;刘慕义;詹光阳;卢道政 -专利权人：旺宏电子股份有限公司
申请日： 2001-11-12 - 公布日： 2003-05-21 - 主分类号： H01L21/8246 文献下载
摘要：一种基底/氧化硅/氮化硅/氧化硅/硅组件的制造方法，包括在基底上依序形成第一氧化层、捕捉层与第二氧化层，再在第二氧化层上形成罩幕图案作为植入罩幕，进行一离子植入工艺，以在基底中形成埋入式位线。接着去除部分罩幕图案与未被罩幕图案覆盖的第二氧化层与捕捉层，以使罩幕图案的间隙尺寸增加，并使部分第一氧化层裸露出来。再以罩幕图案作为植入罩幕，进行一口袋离子植入工艺，以在埋入式位线的轮廓周缘形成口袋型掺杂区。接着去除罩幕图案，再以捕捉层为罩幕，进行热处理，以在基底上形成埋入式位线氧化层，最后在基底上形成一字线。
基底氧化氮化组件制造方法

[发明专利]图案化方法-CN201710594271.8有效
发明人：施信益 -专利权人：南亚科技股份有限公司
申请日： 2017-07-20 - 公布日： 2020-10-09 - 主分类号： H01L21/3213 文献下载
摘要：本发明公开了一种图案化方法，其包含以下步骤。在基板上依序形成底层、硬罩幕层、缓冲罩幕层和罩幕层。图案化罩幕层与缓冲罩幕层，以形成第一柱状体。在第一柱状体中移除部分缓冲罩幕层。以第一柱状体的罩幕层为罩幕，图案化牺牲介电材料，以形成第二柱状体。在第二柱状体上沉积保形的间隔层，并使间隔层在相邻的第二柱状体之间形成间隔柱状体。间隔柱状体与第二柱状体之间存在第二间隙。蚀刻间隔层以暴露第二间隙下的硬罩幕层。在第二间隙内形成核心罩幕层。移除罩幕层与牺牲介电材料。本发明的图案化方法可在使用现有机台与微影工艺下缩减图案化的大小及图案间的间距，使工艺裕度的控制较佳。
图案方法

[发明专利]减小图案间隙或开口尺寸的方法-CN01131388.9有效
发明人：钟维民;蔡信谊;梁明中 -专利权人：旺宏电子股份有限公司
申请日： 2001-10-29 - 公布日： 2003-05-14 - 主分类号： G03F7/09 文献下载
摘要：一种减小图案间隙或开口尺寸的方法，其在基底与具有图案的罩幕层上形成一层大致共形的材料层，以减小罩幕层图案的间隙或开口尺寸。当此罩幕层为一蚀刻罩幕层时，其所定义的待蚀刻层图案的间隙或开口尺寸即得以缩小。另外，蚀刻罩幕层上形成的材料层的厚度也可大于待蚀刻层上形成的材料层的厚度，以增加蚀刻罩幕层的抗蚀刻能力。
减小图案间隙开口尺寸方法

[发明专利]一种修正线型薄膜层末端紧缩效应的方法-CN02127095.3无效
发明人：高嘉宏 -专利权人：联华电子股份有限公司
申请日： 2002-07-29 - 公布日： 2004-02-04 - 主分类号： H01L21/027 文献下载
摘要：一种修正线型薄膜层末端紧缩效应的方法，依序于半导体芯片上形成薄膜层及第一罩幕层；再于第一罩幕层上形成图案化的第一光阻层来定义线型薄膜层图案；去除未被第一光阻层所覆盖的第一罩幕层，直至薄膜层表面；于薄膜层表面及第一罩幕层表面形成具有一开口的第二罩幕层，且开口是相对应于半导体芯片的主动区域图案；接着缩小未被第二罩幕层所覆盖的第一罩幕层的尺寸；最后去除第二罩幕层及未被第一罩幕层覆盖的薄膜层，并去除第一罩幕层，完成线型薄膜层的制程。
一种修正线型薄膜末端紧缩效应方法

[发明专利]形成半导体装置的方法-CN201711229436.8有效
发明人：蔡宗裔;陈燕铭;陈殿豪;蔡瀚霆;李宗霖;何嘉政;林铭祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-29 - 公布日： 2021-04-06 - 主分类号： H01L21/8238 文献下载
摘要：方法包括提供具有基板和在基板之上的硬罩幕层的装置；形成心轴于硬罩幕层之上；沉积材料层于心轴的多个侧壁上；植入掺杂剂到材料层中；使用心轴和材料层作为蚀刻罩幕来执行蚀刻制程于硬罩幕层上，从而形成图案化硬罩幕层，其中蚀刻制程同时产生沉积于图案化硬罩幕层的多个侧壁上的介电层，介电层含有掺杂剂；以及通过使用图案化硬罩幕层和介电层共同作为蚀刻罩幕蚀刻基板来形成鳍片。
形成半导体装置方法

[发明专利]消除微影制程中线末端变短效应的方法及其所使用的罩幕组-CN02106272.2有效
发明人：林本坚;刘如淦;陈世颖;游信胜;林华泰;严涛南;辜耀进 -专利权人：台湾积体电路制造股份有限公司
申请日： 2002-04-08 - 公布日： 2003-10-22 - 主分类号： G03F7/20 文献下载
摘要：本发明提供一种消除微影制程中线末端变短效应的方法，其步骤为：(1)曝光此感光层于第一罩幕下，其中将感光层所欲形成的图案上的每一条线或开口的末端往外延伸一第一延长部分所形成的图案，即为第一罩幕的图案；(2)曝光此感光层于第二罩幕下，其中第二罩幕的图案包含至少一开口，且当第一、第二罩幕重叠时，第一罩幕上的任一个第一延长部分以及此第一延长部分往外延伸的一第二延长部分刚好与第二罩幕的图案上的一个开口重叠，而第二罩幕的图案上的所有开口刚好只将第一罩幕上的所有第一延长部分以及第二延长部分覆盖住所述第一延长部分以及第二延长部分的长度大于或等于感光层上的欲形成图案上的线或开口的末端因为光学近接效应所缩短的量。
消除微影制程中线末端变短效应方法及其使用罩幕组

[发明专利]存储器的制造方法-CN201210089926.3有效
发明人：蒋汝平;谢荣源 -专利权人：华邦电子股份有限公司
申请日： 2012-03-28 - 公布日： 2013-10-23 - 主分类号： H01L21/8247 文献下载
摘要：于导体层上形成罩幕图案，包括有源区的第一线形图案与周边区的ㄩ字形图案，后者具有形成开口的第二、第三以及第四线形图案，其中第二及第三线形图案与第四线形图案的两端连接。对罩幕图案实施修整工艺。于罩幕图案侧壁上自行对准地形成绝缘图案，填满开口。移除罩幕图案，使绝缘图案具沟槽。移除部分绝缘图案，形成与沟槽连通的开口。以绝缘图案为罩幕，图案化导体层，于有源区与周边区形成第一与第二导体图案。移除绝缘图案。于第一与第二导体图案之间形成介电层。形成与第二导体图案电性连接的导体图案。本发明通过具特殊构形的罩幕图案、移除特定部分的绝缘图案以及图案化光阻层的位置，提升周边区效能。
存储器制造方法

[发明专利]沟槽的制造方法-CN201310234433.9有效
发明人：陈俊旭;李书铭 -专利权人：华邦电子股份有限公司
申请日： 2013-06-13 - 公布日： 2017-09-26 - 主分类号： H01L21/762 文献下载
摘要：该方法包括以下步骤提供一基板；形成至少一绝缘层于所述基板之上；形成一硬罩幕层于所述绝缘层之上；图案化所述硬罩幕层，以得到具有一开口的图案化硬罩幕层；进行一第一蚀刻步骤，沿着所述开口蚀刻所述绝缘层，以形成一沟槽；填充一光阻于所述沟槽中与所述图案化硬罩幕层之上；进行一第二蚀刻步骤，以蚀刻部分的所述图案化硬罩幕层且曝露出所述图案化硬罩幕层；进行一第三蚀刻步骤，以移除所述图案化硬罩幕层；以及进行一第四蚀刻步骤，以移除所述光阻
沟槽制造方法

[发明专利]在同一蚀刻室进行介层窗蚀刻的方法-CN02103189.4有效
发明人：邱建智;朱倍宏 -专利权人：旺宏电子股份有限公司
申请日： 2002-02-04 - 公布日： 2003-08-20 - 主分类号： H01L21/311 文献下载
摘要：一种在同一蚀刻室进行介层窗蚀刻的方法，是提供一具有一介电层的基底，并于介电层上形成具有一开口的图案化罩幕。然后于一蚀刻室中，以图案化罩幕作为蚀刻罩幕，对介电层施行一蚀刻工艺，以于介电层中形成一介层窗洞。随后，于同一蚀刻室中进行氧处理工艺，以去除接近介层窗洞的部分图案化罩幕，而介层窗洞仍保持其轮廓。接着，于同一蚀刻室中，以剩余的图案化罩幕作为蚀刻罩幕，对介电层施行一蚀刻工艺，以扩大介层窗洞的上部。因此可于同一蚀刻室中完成介层窗蚀刻工艺，以节省工艺时间。
同一蚀刻进行介层窗方法

[发明专利]非挥发性内存的结构及其制造方法-CN02103140.1无效
发明人：赖汉昭;林宏德;卢道政 -专利权人：旺宏电子股份有限公司
申请日： 2002-01-31 - 公布日： 2003-08-13 - 主分类号： H01L21/82 文献下载
摘要：一种非挥发性内存的制造方法，此方法是先于基底中形成面掺杂区后，于基底上形成一层罩幕层与一层图案化的光阻层。接着，以图案化的光阻层为罩幕，蚀刻罩幕层并于基底中形成复数个沟渠，且这些沟渠将面掺杂区分割，而形成复数条埋入式位线。移除图案化的光阻层后，以罩幕层为罩幕，进行一修补工艺，以修补沟渠其侧壁与底部在蚀刻工艺所受的损坏。然后，去除罩幕层，在基底上形成一介电材质层，并在介电材质层上形成复数条字符线。
挥发性内存结构及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条