“刘如淦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果133个，建议您升级VIP下载更多相关专利

[发明专利]优化制程模拟的方法、非暂态计算机可读存储介质及电子装置-CN201710882024.8有效
发明人： 刘如淦;张世明;周硕彦;赖建文;赵增勤 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-09-26 - 公布日： 2023-10-24 - 主分类号： G06F30/39 文献下载
摘要：一种优化晶圆制程模拟的方法，包括建立用于模拟在晶圆中制造结构的模拟程序。模拟程序包括各自用于模拟多个晶圆制造操作的多个模拟操作，且还包括测试该结构的操作，此操作产生表示结构的品质的结果。每一个模拟操作具有相应的可调整制程参数。上述方法还包括为每一个制程参数指定相应的可工作范围，以及使用晶圆制程模拟器通过迭代操作来运行模拟程序直到结果实现最佳化。在运行模拟程序的期间，每两次连续的迭代操作在两个不同的制程参数的可工作范围中调整制程参数，或在相同制程参数的可工作范围中以相反趋势调整相同制程参数。
优化模拟方法非暂态计算机可读存储介质电子装置

[发明专利]测试图案产生系统及方法-CN201911036040.0有效
发明人：田福安;黄旭霆;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-29 - 公布日： 2023-10-17 - 主分类号： G06F30/398 文献下载
摘要：本揭露的实施例提供用于产生测试图案的系统和方法。在不同实施例中，系统和方法利用机器学习使其符合特定于半导体制程或特殊元件型态的设计规则。一种测试图案产生系统，包含测试图案产生电路，其在使用时包括以下步骤：接收杂讯影像；根据杂讯影像产生图案影像；以及根据图案影像产生测试图案，测试图案由电子元件设计布局的复数个几何形状所表示，其中电子元件设计布局不具有设计规则检查错误。
测试图案产生系统方法

[发明专利]制造半导体器件的方法-CN201910569880.7有效
发明人： 刘如淦;赖志明;林纬良;严永松;谢艮轩;林进祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-27 - 公布日： 2023-05-26 - 主分类号： H01L21/311 文献下载
摘要：本公开涉及制造半导体器件的方法。在一种形成在半导体衬底上方的下层中沿第一轴延伸的凹槽图案的方法中，在下层中形成第一开口，并且第一开口通过定向刻蚀沿第一轴延伸以形成凹槽图案。
制造半导体器件方法

[发明专利]集成电路布局以及具有双重图案的方法-CN202010259126.6有效
发明人：谢铭峰;刘如淦;谢弘璋;高蔡胜;辜耀进 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-11-22 - 公布日： 2023-05-23 - 主分类号： H01L21/308 文献下载
摘要：本发明提供了用于集成电路(IC)的方法的一个实施例。该方法包括通过第一光刻工艺在衬底上形成心轴图案；在心轴图案的侧壁上形成第一间隔件图案；去除心轴图案；在第一间隔件图案的侧壁上形成第二间隔件图案；去除第一间隔件图案；以及将第二间隔件图案用作蚀刻掩模来蚀刻衬底。本发明还公开了集成电路布局以及具有双重图案结构的方法。
集成电路布局以及具有双重图案方法

[发明专利]半导体装置的形成方法-CN201711131821.9有效
发明人：沈育佃;叶雅雯;林纬良;张雅惠;严永松;吴伟豪;林立德;刘如淦;陈桂顺 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-11-15 - 公布日： 2023-05-23 - 主分类号： H01L21/027 文献下载
摘要：本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理工艺；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理工艺。
半导体装置形成方法

[发明专利]制造半导体元件的方法-CN202010123939.2有效
发明人：罗世翔;黄旭霆;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-02-27 - 公布日： 2023-05-02 - 主分类号： H01L21/027 文献下载
摘要：提供一种用于制造半导体元件的方法，其包括使用已量测的轮廓数据及已配合的约定模型项产生理想影像。方法进一步包括使用已配合的约定模型项及遮罩布局以提供约定模型空间影像。在一些实施例中，方法进一步包括使用遮罩布局产生多个遮罩光栅影像，其中遮罩光栅影像是针对已量测的轮廓数据的每一量测位点所产生。在各种实施例中，方法亦包括训练神经网络以模仿理想影像，其中已产生的理想影像提供神经网络的目标输出，且约定模型空间影像及遮罩光栅影像提供至神经网络的输入。
制造半导体元件方法

[发明专利]光刻方法和装置-CN201910765186.2有效
发明人：游信胜;刘如淦;黄旭霆;林进祥 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-19 - 公布日： 2022-12-20 - 主分类号： G03F7/20 文献下载
摘要：本公开涉及光刻方法和装置。一种极紫外光刻(EUVL)方法，包括：提供具有相同图案的至少两个相移掩模区域。在衬底上方形成抗蚀剂层。确定抗蚀剂层的最佳曝光剂量，并且通过多重曝光工艺在抗蚀剂层的相同区域上形成潜像。多重曝光工艺包括多个曝光工艺，并且多个曝光工艺中的每个曝光工艺使用与具有相同图案的至少两个相移掩模区域不同的相移掩模区域。
光刻方法装置

[发明专利]半导体装置的形成方法-CN201710465608.5有效
发明人：曾晋沅;林纬良;陈欣志;朱熙甯;谢艮轩;严永松;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-06-19 - 公布日： 2022-12-02 - 主分类号： H01L29/78 文献下载
摘要：提供一种用于图案化集成电路装置如鳍状场效晶体管装置的方法。例示性的方法包括形成材料层，其包含鳍状结构的阵列；以及进行鳍状物切割工艺，以移除鳍状结构的子集。鳍状结构切割工艺包含以切割图案露出鳍状结构的子集，并移除露出的鳍状结构的子集。切割图案部份地露出鳍状结构的子集的至少一鳍状结构。在鳍状物切割工艺为优先切割鳍状物的工艺的实施方式中，材料层为芯层且鳍状结构为芯。在鳍状物切割工艺为最后切割鳍状物的工艺的实施方式中，材料层为基板(或其材料层)且鳍状结构为定义于基板(或其材料层)中的鳍状物。
半导体装置形成方法

[发明专利]半导体装置的形成方法-CN201611219717.0有效
发明人：严永松;刘如淦;林纬良;陈欣志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-26 - 公布日： 2022-11-25 - 主分类号： H01L21/02 文献下载
摘要：本公开实施例涉及制造半导体元件的方法。此方法包括形成第一可流动材料层于基板之上。第一区域中第一可流动材料层的上表面高于第二区域中第一可流动材料层的上表面。此方法亦包括在第一区域中形成牺牲插塞以覆盖第一可流动材料层，在第一区域中牺牲插塞之上及第二区域中第一可流动材料层之上形成第二可流动材料层。执行第一下凹工艺以致第一区域中的第二可流动材料层被移除。执行第二下凹工艺于第二区域中的第二可流动材料层，此时第一可流动材料层被第一区域的牺牲插塞保护。
半导体装置形成方法

[发明专利]制造半导体装置的方法-CN201710695218.7有效
发明人：陈志良;赖志明;杨超源;曾健庭;萧锦涛;刘如淦;吴伟豪;周雷峻 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-08-15 - 公布日： 2022-10-28 - 主分类号： H01L21/8232 文献下载
摘要：一种制造半导体装置的方法包括在衬底上方提供材料并在所述材料的两个相对的侧壁上分别形成单独的栅极电极线。因此，可使所述栅极电极线之间的切口的宽度最小化。这会缩短所述半导体装置的单元的高度，从而增加所述半导体装置的单元密度。
制造半导体装置方法

[发明专利]使用光罩的图案形成方法、光罩及其制造方法-CN201910566208.2有效
发明人： 刘如淦;林进祥;黄正儀;赖志明;赖建文;谢艮轩;张世明;侯元德 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-27 - 公布日： 2022-10-21 - 主分类号： G03F1/76 文献下载
摘要：一种使用光罩的图案形成方法、光罩及其制造方法。用于制造半导体元件的光罩包含沿第一方向延伸的第一图案、沿第一方向延伸且对齐第一图案的第二图案、以及沿第一方向延伸的次解析度图案。次解析度图案设置于第一图案的端部与第二图案的端部之间。第一图案的宽度与第二图案的宽度彼此相等，并且第一图案与第二图案用于半导体元件内的各别电路元件。
使用图案形成方法及其制造

[发明专利]在材料层中形成开口的方法-CN201611197347.5有效
发明人：严永松;刘如淦;黄介志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-12-22 - 公布日： 2022-10-18 - 主分类号： H01L21/027 文献下载
摘要：制造半导体器件的方法包括在材料层上方沿着第一方向形成硬掩模(HM)芯轴，沿着HM芯轴的侧壁形成第一间隔件，沿着第一间隔件的侧壁形成第二间隔件并且在HM芯轴、第一间隔件和第二间隔件上方形成具有第一线开口的图案化的光刻胶层。在第一线开口内暴露HM芯轴、第一间隔件和第二间隔件的第一部分。该方法也包括通过第一线开口去除第一间隔件的第一部分以暴露材料层的第一部分并且通过使用HM芯轴和第二间隔件的暴露的第一部分作为子蚀刻掩模蚀刻材料层的暴露的第一部分以在材料层中形成第一开口。本发明的实施例还涉及在材料层中形成开口的方法。
材料形成开口方法

[发明专利]非平面半导体结构及其形成方法-CN201811446592.4有效
发明人：陈志良;赖志明;蔡庆威;杨超源;曾健庭;江国诚;刘如淦;吴伟豪;林义雄;张家豪;周雷峻 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-11-29 - 公布日： 2022-08-16 - 主分类号： H01L29/78 文献下载
摘要：本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。
平面半导体结构及其形成方法

[发明专利]形成半导体器件的方法-CN201910913332.1有效
发明人：苏怡年;孙书辉;谢志宏;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-25 - 公布日： 2022-08-12 - 主分类号： H01L21/033 文献下载
摘要：本公开涉及形成半导体器件的方法。一种方法，包括：在第一电介质层上方沉积第二电介质层；在第二电介质层上方沉积第三电介质层；在第三电介质层中图案化多个第一开口；穿过第一开口蚀刻第二电介质层以在第二电介质层中形成第二开口；执行从第一方向针对第二电介质层的等离子体蚀刻工艺，该等离子体蚀刻工艺在第一方向上延伸第二开口；以及穿过第二开口蚀刻第一电介质层以在第一电介质层中形成第三开口。
形成半导体器件方法

[发明专利]半导体装置的制造方法-CN201910894293.5有效
发明人：黄旭霆;刘如淦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-20 - 公布日： 2022-08-09 - 主分类号： H01L21/68 文献下载
摘要：本公开实施例提供一种半导体装置的制造方法。上述制造方法包括对IC布局图案执行光学邻近校正OPC工艺，以产生后OPC布局图案。在一些实施例中，上述制造方法还包括对后OPC布局图案施用掩模工艺校正MPC模型，以产生模拟掩模图案。举例来说，模拟掩模图案被拿来与掩模图案进行比较，其中掩模图案是计算自目标晶圆图案。其后，且基于上述比较，决定MPC工艺的一结果。
半导体装置制造方法

1
2
3
4
5
6
7
8
9
下一页»
尾页
共 133 条