“电容叠层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2859530个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构的制备方法和半导体结构-CN202211449786.6在审
发明人：周刘涛;潘烁 -专利权人：长鑫存储技术有限公司
申请日： 2022-11-18 - 公布日： 2023-04-04 - 主分类号： H10B12/00 文献下载
摘要：该方法包括：提供基底；在基底上形成第一叠层，并在第一叠层中形成多个第一开口；在第一开口的内壁形成栅栏；在第一叠层和栅栏上形成第二叠层；在第二叠层上形成具有电容图案的第一掩膜层；基于电容图案，采用第一蚀刻工艺自第二叠层向靠近基底的方向蚀刻至形成第一电容孔，第一电容孔的底部的侧壁暴露至少部分栅栏；其中，第一蚀刻工艺中，第二叠层和栅栏的蚀刻选择比不同；采用第二蚀刻工艺蚀刻第一掩膜层和位于第一电容孔底部的栅栏，露出基底，以使第一电容孔形成为第二电容孔。本公开的方法使第二电容孔具有高深宽比，提高半导体结构的电学性能。
半导体结构制备方法

[发明专利]三维电容器结构及其制作方法-CN201910450214.1在审
发明人：尹晓明;肖德元;马强 -专利权人：芯恩（青岛）集成电路有限公司
申请日： 2019-05-23 - 公布日： 2020-11-24 - 主分类号： H01L23/64 文献下载
摘要：本发明提供一种三维电容器结构及其制作方法，结构包括：导电基底；叠层结构，包括交替层叠的导电层及空腔层，叠层结构内具有沟槽，沟槽将叠层结构隔离成多个鳍形叠层单元，导电层表面形成有粗糙导电结构；导电支撑柱，穿过鳍形叠层单元，连接导电层及导电基底；电容介质层，形成于导电层表面、导电支撑柱表面及沟槽底部；导电材料，填充于空腔层及沟槽中。本发明在三维堆叠的导电层表面形成电容介质层，并在电容介质层上形成导电材料作为电极，从而构成三维电容器，该三维电容器通过控制导电层的堆叠的层数，可以实现非常高的电容密度。粗糙导电结构可以有效提高电容器的电学性能及机械性能。
三维电容器结构及其制作方法

[发明专利]低ESR叠层固态铝电解电容器的生产方法-CN201710528416.4有效
发明人：贾明;张超;艾亮 -专利权人：中南大学
申请日： 2017-07-01 - 公布日： 2019-02-19 - 主分类号： H01G9/15 文献下载
摘要：低ESR叠层固态铝电解电容器的生产方法，包括以下步骤，1）将覆有导电高分子层和碳层的叠片电容单片浸入银浆中，银浆液面低于电容单片屏蔽胶线的下沿；2）将电容单片浸银浆后，放置在室温或者40‑60摄氏度的温度下半固化，使得银层处于半软化的状态，并且将银浆中的溶剂挥发；3）将半固化后的电容单片进行叠片形成芯子，之后将叠层好的电容芯子放置在挤压模具内压紧；4）将挤压有电容芯子的挤压模具放置在高温烘箱中，使得半固化的银浆和叠层涂覆的银胶进行固化本发明的低ESR叠层固态铝电解电容器的生产方法生产出来的电容器的ESR小。
esr 固态铝电解电容器生产方法

[发明专利]一种具有冲击传感器功能的超级电容器及应用-CN201910574261.7有效
发明人：王晓峰;黄珏;尤政 -专利权人：清华大学
申请日： 2019-06-28 - 公布日： 2020-11-13 - 主分类号： H01G11/26 文献下载
摘要：本发明公开了属于超级电容器技术领域的一种具有冲击传感器功能的超级电容器及应用，所述超级电容器采用多叠层式结构，每个叠层按正极‑压电PVDF薄膜‑负极依次叠放构成；多个叠层式结构为每两个叠层再按正极、负极叠放，该两个正极、负极的集流体叠在一起，使多个叠层串联起来；然后灌封在外壳内构成具有冲击传感功能的超级电容器。本发明所述超级电容器将压电PVDF薄膜植入超级电容器电极‑电极的空隙中，使得超级电容器在保持基本电容功能外还集成了对冲击过载的传感功能，实现了多个器件功能集成于单一器件中，有利于复杂系统集成化发展，拓展了超级电容器的应用场合
一种具有冲击传感器功能超级电容器应用

[实用新型]叠层固态电容器加工用焊接装置-CN202122777270.1有效
发明人：王永明 -专利权人：上海永铭电子股份有限公司
申请日： 2021-11-12 - 公布日： 2022-06-21 - 主分类号： B23K37/04 文献下载
摘要：本实用新型公开了叠层固态电容器加工用焊接装置，包括焊接工作台，所述焊接工作台上端可拆卸设置有用于压紧引线框的压板，所述引线框上均匀分布有若干与其固定连接的叠层固态电容器，所述压板靠近所述叠层固态电容器的一侧向外延伸有若干与所述叠层固态电容器相配的压块，用于压紧所述叠层固态电容器的正极端，所述焊接工作台上端还固定设置有若干用于将所述压块压向所述叠层固态电容器，所述焊接工作台一侧还设置有用于对所述叠层固态电容器焊接的焊接组件。
固态电容器工用焊接装置

[发明专利]半导体器件结构及其制备方法-CN202310855171.1在审
发明人：刘洋浩;徐朋辉;刘涛;曲晓帅 -专利权人：长鑫科技集团股份有限公司
申请日： 2023-07-12 - 公布日： 2023-08-29 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种半导体器件结构及其制备方法，方法包括：提供衬底；于衬底上形成叠层结构，叠层结构包括由下至上依次交替排布的支撑层及牺牲层，叠层结构的顶层为支撑层；于叠层结构内形成电容孔，电容孔沿厚度方向贯穿叠层结构；于电容孔的侧壁及底部形成第一电极层，第一电极层包括位于电容孔侧壁的体电极层及位于电容孔底部的接触电极层；去除牺牲层；对体电极层进行减薄处理，以使得体电极层的厚度小于接触电极层的厚度。
半导体器件结构及其制备方法

[实用新型]电容器结构-CN202122616148.6有效
发明人：吴家伟;童宇诚 -专利权人：福建省晋华集成电路有限公司
申请日： 2021-10-28 - 公布日： 2022-05-03 - 主分类号： H01G4/30 文献下载
摘要：本实用新型公开了一种电容器结构。电容器结构包括第一电极、第二电极以及电容介电叠层。电容介电叠层设置在第一电极与第二电极之间，且电容介电叠层包括第一介电层。第一介电层包括第一氧化锆层以及第一氧化硅锆层。
电容器结构

[发明专利]叠层陶瓷电容器-CN200480040740.2无效
发明人：中野幸惠;野村武史;田口安隆 -专利权人： TDK股份有限公司
申请日： 2004-11-22 - 公布日： 2007-01-31 - 主分类号： H01G4/12 文献下载
摘要：通过将构成叠层陶瓷电容器的叠层介电元件中的残余应力和该叠层介电元件本体外表面上的残余应力设定至预定值或预定值以上，能够得到具有高介电常数、大的捕获电容、和高可靠性的叠层陶瓷电容器。
陶瓷电容器

[实用新型]一种叠层母排装置及变频器滤波装置-CN202321281975.7有效
发明人：张栋;缪杨波;梁小凡;范春卫;张砚君 -专利权人：科比传动技术（上海）有限公司
申请日： 2023-05-24 - 公布日： 2023-10-20 - 主分类号： H01R25/16 文献下载
摘要：本实用新型公开了一种用于变频器连接大功率电子电力设备的叠层母排装置，所述用于变频器连接大功率电子电力设备的叠层母排装置包括叠层母排、桥接铜排、多个电解电容和多个紧固件，所述桥接铜排通过所述紧固件电连接于多个所述电解电容的端部，所述叠层母排包括正极叠层母排和负极叠层母排，所述正极叠层母排和所述负极叠层母排相互贴合连接，所述正极叠层母排和所述负极叠层母排分别通过所述紧固件连接于多个所述电解电容的端部。叠层母排和桥接铜排通过多个紧固件安装连接在多个电解电容上，具有低阻抗，抗干扰能力强，可靠性高的优势；且叠层母排通过正极叠层母排和负极叠层母排相互贴合连接，有效的节省了装配空间，提升了装配效率。
一种叠层母排装置变频器滤波

[发明专利]电容阵列结构及其制备方法-CN201810796237.3在审
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-07-19 - 公布日： 2018-12-21 - 主分类号： H01L21/77 文献下载
摘要：本发明提供一种电容阵列结构及其制备方法，包括：于半导体衬底上形成叠层结构；刻蚀叠层结构形成电容孔；刻蚀叠层结构使得叠层结构具有垂直于半导体衬底的平坦外侧壁；形成下电极层、阵列边界层及具有多个开口的第三掩膜层；基于开口去除叠层结构中的牺牲层；形成电容介质层、上电极层及导电填充层，导电填充层具有垂直于半导体衬底平坦的外侧壁；去除电容阵列所在区域外围的导电材料。本发明通过阵列边界层的设置，使电容阵列的边缘具有垂直于半导体衬底的平坦表面，提高电容阵列外围绝缘材料层的沉积质量，避免绝缘材料层中出现缝隙，进而避免电容阵列与导电栓塞的短路以及导电栓塞之间的短路，以此提高半导体器件的良率
电容阵列叠层结构衬底半导体导电填充层绝缘材料层导电栓塞阵列边界垂直外侧壁短路刻蚀去除制备开口平坦外围半导体器件电容介质层导电材料平坦表面所在区域下电极层电容电极层牺牲层掩膜层良率沉积

[实用新型]电容阵列结构-CN201821146818.4有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-07-19 - 公布日： 2019-03-08 - 主分类号： H01L27/08 文献下载
摘要：本实用新型提供一种电容阵列结构，包括：于半导体衬底上形成叠层结构；刻蚀叠层结构形成电容孔；刻蚀叠层结构使得叠层结构具有垂直于半导体衬底的平坦外侧壁；形成下电极层、阵列边界层及具有多个开口的第三掩膜层；基于开口去除叠层结构中的牺牲层；形成电容介质层、上电极层及导电填充层，导电填充层具有垂直于半导体衬底平坦的外侧壁；去除电容阵列所在区域外围的导电材料。本实用新型通过阵列边界层的设置，使电容阵列的边缘具有垂直于半导体衬底的平坦表面，提高电容阵列外围绝缘材料层的沉积质量，避免绝缘材料层中出现缝隙，进而避免电容阵列与导电栓塞的短路以及导电栓塞之间的短路，以此提高半导体器件的良率
电容阵列叠层结构衬底半导体本实用新型导电填充层绝缘材料层导电栓塞阵列边界垂直外侧壁短路刻蚀去除开口平坦外围半导体器件电容介质层导电材料平坦表面所在区域下电极层电容电极层牺牲层掩膜层良率沉积

[实用新型]一种提高产品质量的陶瓷制品叠层包装装置-CN202120180922.0有效
发明人：黄政璋 -专利权人：广东微容电子科技有限公司
申请日： 2021-01-22 - 公布日： 2021-08-27 - 主分类号： H01G4/224 文献下载
摘要：本实用新型公开了一种提高产品质量的陶瓷制品叠层包装装置，属于陶瓷元件叠层包装层压领域，包括密封袋，所述密封袋的内部设置有电容坯体，所述电容坯体的上端外表面设置有圆角叠层胶，所述圆角叠层胶的上端外表面设置有产品本体，所述产品本体的下端外表面与圆角叠层胶的之间设置有涂油层，所述电容坯体的外部设置有PET膜。本实用新型公开了一种提高产品质量的陶瓷制品叠层包装装置通过在超微型产品叠加起来形成电容坯后直接不换胶，使用圆角叠层胶、PET膜、密封袋包装层压，减少一次更换胶片操作，降低变形风险；通过在叠层胶上涂油，电容坯体容易与叠层胶分离，在一定的程度上可以降低电容坯体变形的概率，还能提高工作效率。
一种提高产品质量陶瓷制品包装装置

[发明专利]电容阵列及其制造方法和存储器-CN202110285072.5有效
发明人：杨校宇;赵亮 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-17 - 公布日： 2023-04-18 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及一种电容阵列的制造方法，包括：提供衬底；于衬底的上表面形成包括交替层叠的牺牲层及支撑层的叠层结构；于叠层结构的上表面形成图形化掩模层；基于图形化掩模层刻蚀叠层结构，以形成通孔；形成通孔后叠层结构上表面保留具有预设厚度的图形化掩模层；通孔至少沿厚度方向贯穿具有预设厚度的图形化掩模层及叠层结构；于通孔的侧壁及底部形成第一电极；于具有预设厚度的图形化掩模层及叠层结构内形成开口，开口暴露出牺牲层，并基于开口去除牺牲层；于第一电极的表面形成电容介质层；于电容介质层表面形成第二电极。上述电容阵列的制造方法，降低了工艺难度，提高了电容值；并且，新增加的支撑层还可以提高电容结构的稳定性。
电容阵列及其制造方法存储器

[实用新型]一种电容母排连接器-CN201821149941.1有效
发明人：庄丰宇;李勇;彭传斌;姚建辉 -专利权人：株洲九方装备股份有限公司
申请日： 2018-07-20 - 公布日： 2019-04-12 - 主分类号： H01R4/58 文献下载
摘要：一种电容母排连接器，用于电容正极或负极母排连接。母排连接器包括叠层母排、安装盒盖和安装底座，叠层母排上设有母排安装孔和安装柱，安装面板上开有面板安装孔，安装底座安装在安装面板上；叠层母排通过安装螺栓插入母排安装孔和电容正或负极母排安装孔，连接锁紧螺母，母排和电容正极或负极母排锁紧，固定在安装座内，并且叠层母排通过安装柱安装在面板安装孔中；安装盒盖安装在叠层母排的上方。叠层母排上设有软连接带，母排与电容正负极母排连接时，母排可以发生位移，消除母排与电容正或负极母排间的型位误差，电容母排与电容正负极间不受到力，延长电容的使用寿命，母排与电容正或负极母排无间隙，减少电腐蚀的发生
叠层母排电容负极母排母排电容母排连接器面板安装孔安装底座安装面板电容正极母排安装安装盒安装柱正负极母排连接器安装螺栓母排连接软连接带使用寿命安装孔安装座电腐蚀紧螺母连接锁无间隙锁紧

[发明专利]半导体装置及制造半导体装置的方法-CN202110849230.5在审
发明人：崔康植 -专利权人：爱思开海力士有限公司
申请日： 2021-07-27 - 公布日： 2022-06-14 - 主分类号： H01L23/538 文献下载
摘要：该半导体装置可以包括：第一层叠体，其包括交替层叠的第一层叠绝缘层和第一层叠导电层；电容器插塞，其穿过第一层叠体；以及电容器多层式层，其被配置为围绕电容器插塞。电容器插塞可以包括金属。
半导体装置制造方法