“沟道材料”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2122554个，建议您升级VIP下载更多相关专利

[发明专利]准波导管印刷电路板结构-CN200610064283.1无效
发明人： B·D·霍赖恩;G·A·布里斯特;S·H·哈尔 -专利权人：英特尔公司
申请日： 2006-12-30 - 公布日： 2007-08-01 - 主分类号： H05K3/10 文献下载
摘要：在一些实施例中，在印刷电路板材料中形成沟道，电镀该形成的沟道以形成准波导的至少两个侧壁，并且用热固性粘合剂将印刷电路板材料层叠到电镀的沟道上。描述和要求了其他的实施例。
波导管印刷电路板结构

[发明专利]基于SiGeSn-GeSn材料的II型异质结隧穿场效应晶体管-CN201510490489.X在审
发明人：韩根全;张春福;周久人;汪银花;张进城;郝跃 -专利权人：西安电子科技大学
申请日： 2015-08-11 - 公布日： 2015-11-18 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种基于SiGeSn-GeSn材料的II型异质结隧穿场效应晶体管，主要解决现有基于IV族材料的隧穿场效应晶体管性能差的问题。其包括衬底(1)、源极(2)、沟道(3)和漏极(4)。沟道采用Sn组分为[0.05,0.12]的单晶GeSn材料；源极和漏极均采用Ge组分为[0.2,0.5]，Sn组分为[0.1，0.2]的SiGeSn复合材料；源极、沟道、漏极依次竖直分布，且沟道外部依次包裹有绝缘介质本发明通过源极SiGeSn与沟道GeSn两种材料相互接触，形成II型异质隧穿结，降低了隧穿势垒高度，增大了隧穿几率和器件的隧穿电流，可用于制作大规模集成电路。
基于 sigesn gesn 材料 ii 型异质结隧穿场效应晶体管

[发明专利]基于GeSn-SiGeSn材料的II型异质结隧穿场效应晶体管-CN201510490383.X在审
发明人：韩根全;张春福;周久人;汪银花;张进城;郝跃 -专利权人：西安电子科技大学
申请日： 2015-08-11 - 公布日： 2015-12-16 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种基于GeSn/SiGeSn材料的II型异质结隧穿场效应晶体管，主要解决现有基于IV族材料的隧穿场效应晶体管性能差的问题。其包括衬底(1)、源极(2)、沟道(3)和漏极(4)。源极采用Sn组分为[0.05,0.12]的单晶GeSn材料；沟道和漏极均采用Ge组分为[0.2,0.5]，Sn组分为[0.1，0.2]的SiGeSn复合材料；源极、沟道、漏极依次竖直分布，且沟道外部依次包裹有绝缘介质本发明通过源极GeSn与沟道SiGeSn两种材料相互接触，形成II型异质隧穿结，降低了隧穿势垒高度，增大了隧穿几率和器件的隧穿电流，可用于制作大规模集成电路。
基于 gesn sigesn 材料 ii 型异质结隧穿场效应晶体管

[发明专利]通过凹槽轮廓控制的增强的体积控制-CN201610627370.7在审
发明人：程潼文;张哲诚;林木沧;杨柏峰;游承谚 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-08-03 - 公布日： 2017-03-22 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种通过在邻近沟道区的凹槽中形成介电材料来控制沟道区上的应变的半导体器件，以为了提供对形成在凹槽内的外延源极/漏极区的应变诱导材料的体积和形状的控制。在一些实施例中，半导体器件具有布置在半导体本体的位于沟道区的相对两侧上的上表面内的凹槽中的外延源极/漏极区。栅极结构布置在沟道区上方，并且介电材料横向布置在外延源极/漏极区和沟道区之间。介电材料消耗凹槽的一些体积，从而减少形成在凹槽中的外延源极/漏极区中的应变诱导材料的体积。本发明实施例涉及通过凹槽轮廓控制的增强的体积控制。
通过凹槽轮廓控制增强体积

[发明专利]具有高电荷迁移率沟道材料的全环绕栅极晶体管-CN202180010221.5在审
发明人：杨斌;杨海宁;李夏 -专利权人：高通股份有限公司
申请日： 2021-01-11 - 公布日： 2022-08-30 - 主分类号： H01L21/8238 文献下载
摘要：公开了一种半导体器件(200)，该半导体器件包括具有高电荷迁移率沟道材料的N型金属氧化物半导体(NMOS)全环绕栅极(GAA)晶体管(206)和P型金属氧化物半导体(PMOS)GAA晶体管(222)。半导体器件还可以包括在衬底上的NMOS GAA晶体管，其中NMOS GAA晶体管包括第一沟道材料(210，214)。半导体器件还可以包括在衬底上的PMOS GAA晶体管，其中PMOS GAA晶体管包括第二沟道材料(230，234)。第一沟道材料可以具有大于硅(Si)的电子迁移率的电子迁移率，并且第二沟道材料可以具有大于Si的空穴迁移率的空穴迁移率。
具有电荷迁移率沟道材料环绕栅极晶体管

[发明专利]用于高电子迁移率晶体管的衬底-CN201510315434.5有效
发明人：闫发旺;张峰;王文宇 -专利权人：上海新傲科技股份有限公司
申请日： 2015-06-10 - 公布日： 2018-08-24 - 主分类号： H01L29/02 文献下载
摘要：本发明提供了一种用于高电子迁移率晶体管的衬底，包括支撑衬底、支撑衬底表面的高阻层、高阻层表面的沟道层、以及沟道层表面的势垒层，所述高阻层、沟道层以及势垒层的材料均为氮化物，所述沟道层的材料为掺杂元素浓度为1×1015cm‑3～9×1019cm‑3的GaN材料，所述掺杂元素选自于As和P中的一种，以及两者的混合物。本发明的优点在于，外延生长氮化物沟道层过程中掺入等电子元素砷或磷，以改善材料的微观电子结构，降低缺陷密度，改善晶格完整性，提高晶体质量，从而提高材料的电子特性如电子迁移率、降低方块面电阻等。
用于电子迁移率晶体管衬底

[发明专利]一种超高压P沟道SiC-IGBT器件材料及其制造方法-CN202010439522.7有效
发明人：杨旭腾;韩景瑞;孙国胜;周泽成 -专利权人：东莞市天域半导体科技有限公司
申请日： 2020-05-22 - 公布日： 2022-05-13 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及P沟道SiC‑IGBT器件技术领域，具体涉及一种超高压P沟道SiC‑IGBT器件材料及其制造方法，超高压P沟道SiC‑IGBT器件材料，包括如下由下而上依次层叠的材料层：碳化硅衬底；N+缓冲层本发明通过提高P‑耐压层的厚度，设计厚度在250μm以上，使P沟道SiC‑IGBT器件材料可以耐受25kV的电压，远远高于现有一般P沟道IGBT器件材料15kV的耐压值。
一种超高压沟道 sic igbt 器件材料及其制造方法

[发明专利]三维存储器的制备方法及三维存储器-CN202010198219.2有效
发明人：吴林春;张豪;张坤;周文犀;夏志良 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-19 - 公布日： 2022-11-04 - 主分类号： H01L27/11521 文献下载
摘要：本发明提供一种三维存储器的制备方法及三维存储器，该方法包括：在牺牲层上方形成堆栈结构；形成贯穿堆栈结构并陷入半导体基底层的沟道孔；在沟道孔中形成沟道结构；形成贯穿堆栈结构并延伸至牺牲层的工艺孔；去除牺牲层和部分沟道结构，以在半导体基底层和堆栈结构的最底层之间形成间隙，且使部分半导体沟道层暴露在间隙中；在工艺孔以及间隙中沉积半导体材料，以形成半导体材料层，其中，半导体材料层限定出中部缝隙，从而使得沉积形成的半导体材料层具有良好的均匀性，提高了半导体材料层的结构稳定性，为后续工艺制程的稳定性提供了保障。
三维存储器制备方法

[实用新型]一种MOCVD系统用的加热盘-CN201620732186.4有效
发明人：靳恺;方聪;刘向平;冯钊俊;张露;王雷 -专利权人：中山德华芯片技术有限公司
申请日： 2016-07-11 - 公布日： 2016-12-28 - 主分类号： H01L21/67 文献下载
摘要：本实用新型公开了一种MOCVD系统用的加热盘，包括有加热盘本体，还包括有易熔导电材料和电极；所述加热盘本体由上盖和底座组成，所述底座上形成有环形沟道，所述易熔导电材料填充在环形沟道内，所述上盖盖在底座上，其下表面与底座的上表面贴合处是完全密封的，以保证易熔导电材料完全在环形沟道内流动，而不会溢出，并且，所述上盖与环形沟道之间预留有供易熔导电材料热膨胀的空间；所述电极安装在环形沟道的末端，其上部分嵌入底座与易熔导电材料充分接触
一种 mocvd 系统加热

[发明专利]产生横向掺杂沟道的方法-CN03825407.7有效
发明人： N－C·翁;T·图盖特;S·S·哈达德 -专利权人：先进微装置公司
申请日： 2003-07-10 - 公布日： 2005-11-23 - 主分类号： H01L27/115 文献下载
摘要：本发明披露了一种横向掺杂沟道，特别是在半导体内存单元的MOSFET中。将第一掺杂材料(210)大致垂直地植入于邻近一栅极结构的区域(220)内。扩散制造过程将第一掺杂材料扩散到该栅极结构下面的沟道区域内。将第二掺杂材料(240)大致垂直地植入于邻近栅极结构的区域(220)内。第二植入形成源极/漏极区域(250)并且可能终止该沟道区域。该沟道区域于是包含横向非均匀掺杂轮廓，该轮廓有利地减轻该短沟道效应并且高度地补偿在沟道长度中的制造过程变化。内存单元可为浮动栅极或氮化物(SONOS)非易失性内存。
产生横向掺杂沟道方法

[发明专利]具有与容纳区处于热平衡的沟道区的忆阻器-CN201280065140.6有效
发明人：苗峰;杨建华;约翰·保罗·斯特罗恩;易伟;吉尔贝托·梅代罗斯·里贝罗;R·斯坦利·威廉姆斯 -专利权人：惠普发展公司;有限责任合伙企业
申请日： 2012-02-29 - 公布日： 2014-08-27 - 主分类号： H01L27/115 文献下载
摘要：一种具有与容纳区处于热平衡的沟道区的忆阻器。该沟道区具有可变浓度的移动离子。由化学计量晶体材料制成的容纳区容纳沟道区且与沟道区处于热平衡。
具有容纳处于平衡沟道忆阻器

[发明专利]混合晶向积累型全包围栅CMOS场效应晶体管-CN200910199725.7无效
发明人：肖德元;王曦;张苗;陈静;薛忠营 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2009-12-01 - 公布日： 2010-05-19 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种混合晶向积累型全包围栅CMOS场效应晶体管，其包括：具有第一沟道的PMOS区域、具有第二沟道的NMOS区域及栅区域，其特征在于：所述的第一沟道及第二沟道的横截面均为腰形(跑道形)，且所述第一沟道采用p型(110)Si材料，所述第二沟道采用n型(100)Si材料；栅区域将所述第一沟道及第二沟道的表面完全包围；在PMOS与NMOS区域之间、PMOS区域或NMOS区域与Si衬底之间均有埋层氧化层将它们隔离本器件结构简单、紧凑，集成度高，在积累工作模式下，电流流过整个跑道形的沟道，具备高载流子迁移率，低低频器件噪声，并可避免多晶硅栅耗尽及短沟道效应，增大了器件的阈值电压。
混合积累包围 cmos 场效应晶体管

[发明专利]逻辑开关器件及其制造方法-CN201910438194.6在审
发明人：许镇盛;李润姓;赵常玹 -专利权人：三星电子株式会社
申请日： 2019-05-24 - 公布日： 2020-02-28 - 主分类号： H01L29/78 文献下载
摘要：畴转变层可以包括铁电材料区域和反铁电材料区域。畴转变层可以是非存储元件。逻辑开关器件可以包括沟道、都连接到沟道的源极和漏极、布置为面对沟道的栅电极、以及提供在沟道和栅电极之间的畴转变层。
逻辑开关器件及其制造方法

[发明专利]场效应晶体管结构及其制备方法-CN201711155137.4在审
发明人：薛忠营;赵兰天;赵清太;俞文杰;狄增峰;张苗 -专利权人：中国科学院上海微系统与信息技术研究所
申请日： 2017-11-20 - 公布日： 2018-04-03 - 主分类号： H01L29/775 文献下载
摘要：本发明提供一种场效应晶体管结构及制备方法，制备包括提供基底，于基底表面沉积由至少一层第一材料层及至少一层第二材料层；定义有源区和浅沟槽隔离区；刻蚀有源区形成沟道区及源区和漏区；腐蚀沟道区内的第一材料层或第二材料层，得到至少一条纳米线沟道；于纳米线沟道表面沉积介质层和栅极结构层；于栅极结构层、源区以及漏区表面制作栅电极、源电极以及漏电极，完成所述场效应晶体管的制备。通过上述方案，以堆叠的Si或SiGe材料层形成三维堆叠的环栅纳米线沟道，在相同的平面区域上，增加沟道截面积，增强器件的性能，增强栅控能力并增强器件的稳定性，在减小器件尺寸的同时增强载流子输运能力、提高器件性能
场效应晶体管结构及其制备方法

[发明专利]半导体器件及形成方法-CN202111616869.5在审
发明人：刘洋 -专利权人：上海集成电路研发中心有限公司
申请日： 2021-12-27 - 公布日： 2023-07-07 - 主分类号： H01L29/786 文献下载
摘要：本发明提供了一种半导体器件及形成方法，半导体器件包括：衬底；位于衬底上的堆叠结构，堆叠结构包括交替堆叠的介质层及二维材料层，介质层及二维材料层均垂直于衬底的表面，堆叠结构中最外层及最内层均为介质层；包围堆叠结构的栅极结构，并以栅极结构包围的堆叠结构中的二维材料层为半导体器件的导电沟道，以栅极结构两侧的堆叠结构中的二维材料层为半导体器件的源漏结构。本发明中，利用垂直于衬底设置且被栅极结构包围的堆叠结构中的二维材料层作为半导体器件的导电沟道，可通过延伸堆叠结构的高度提升沟道的宽度，以提高沟道电流的密度，并同时利用栅极结构三面环绕沟道区，相应提高栅极对沟道的控制能力
半导体器件形成方法