“栅极电阻”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果422786个，建议您升级VIP下载更多相关专利

[发明专利]多晶硅电阻结构与其制作方法-CN202010825518.4在审
发明人：林孟汉;黄文铎;才永轩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-08-17 - 公布日： 2021-02-26 - 主分类号： H01L27/06 文献下载
摘要：本揭露是一种多晶硅电阻结构与其制作方法，形成具有高介电常数介电质与多晶硅栅极电极的多晶硅电阻的方法包含沉积电阻堆叠于基材上，且此基材包含分隔开来的第一隔离区域及第二隔离区域。此方法还包含图案化电阻堆叠，以形成多晶硅电阻结构于第一隔离区域上，且形成栅极结构于第一隔离区域与第二隔离区域之间，以及掺杂多晶硅电阻结构，以形成掺杂层于多晶硅电阻结构的多晶硅层中，且形成源极/漏极区域于相邻栅极结构的基材中此外，方法包含以金属栅极电极替换在栅极结构中的多晶硅层，以形成晶体管结构。
多晶电阻结构与其制作方法

[发明专利]一种基于可见光通信的发射端专用集成电路-CN201610919921.7有效
发明人：毛陆虹;闫俊松;谢生;肖谧 -专利权人：天津大学
申请日： 2016-10-21 - 公布日： 2018-07-24 - 主分类号： H04B10/116 文献下载
摘要：一种基于可见光通信的发射端专用集成电路，第一MOS管的栅极和漏极接电源，第一MOS管的源极、第二MOS管的栅极和漏极和第三MOS管的栅极通过第一电容接信号，第二MOS管源极接地，第三MOS管的源极通过第二电阻接地还通过第三电阻和第二电容的串联接地，漏极接第四MOS管的栅极还通过第一电阻接电源，第四MOS管的源极通过第五电阻接地还通过第六电阻和第三电容的串联接地，漏极接第五MOS管的栅极还通过第四电阻接电源，第五MOS管的源极通过第七电阻接地还接第六MOS管的栅极，漏极接第一电源，第六MOS管的源极通过第八电阻接地，漏极接LED的负极，LED的正极通过第九电阻接第二电源。
一种基于可见光通信发射专用集成电路

[发明专利]防栅极驱动信号振荡电路-CN200910047467.0无效
发明人：莫锦秋;梁庆华;王石刚;范进秋;张斌 -专利权人：上海交通大学
申请日： 2009-03-12 - 公布日： 2009-08-19 - 主分类号： H02M1/36 文献下载
摘要：本发明涉及一种电源技术领域的防栅极驱动信号振荡电路，包括驱动芯片、栅极串联小电阻、高端开关管、低端开关管、栅源极并联电阻、双向稳压二极管、快速恢复二极管、限流电阻、二极管、电容。驱动芯片输出信号通过栅极串联小电阻到达高端开关管栅极，低端开关管、栅源极并联电阻和双向稳压二极管并联，栅极串接小电阻两端并联一个由快速恢复二极管和限流电阻组成的串联支路，快速恢复二极管的阳极和限流电阻相连，低端开关管源级与栅源极并联电阻之间并联一个由多个二极管和电容组成的串联支路，二极管与电容之间接参考地。本发明可避免桥式拓扑MOSFET因栅极驱动信号振荡而误导通产生的桥臂直通，实现简单、成本低廉、安全可靠。
栅极驱动信号振荡电路

[发明专利]用于射频的FDSOI晶体管的栅极电阻降低方法-CN202210484146.2在审
发明人：侯永田;叶甜春;陈少民;李彬鸿 -专利权人：锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-05-06 - 公布日： 2022-07-29 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及接触孔制作技术领域,公开了用于射频的FDSOI晶体管的栅极电阻降低方法，包括提供半导体器件，半导体器件包括从下而上设置的衬底和埋氧层，埋氧层上设有隔离沟槽和有源区，有源区制作有源极、漏极和栅极，栅极采用后栅极工艺制作，在实际使用时，本发明通过将栅极接触孔制造在有源区内可以缩短射频信号的信号传播路径的长度，进而降低电阻，避免采用后栅极工艺制造的FDSOI器件的栅极电阻过大。
用于射频 fdsoi 晶体管栅极电阻降低方法

[发明专利]用于射频的FDSOI晶体管的栅极电阻降低方法-CN202211316668.8在审
发明人：侯永田;叶甜春;陈少民;李彬鸿 -专利权人：锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-10-26 - 公布日： 2023-01-13 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及接触孔制作技术领域,公开了用于射频的FDSOI晶体管的栅极电阻降低方法，包括提供半导体器件，半导体器件包括从下而上设置的衬底和埋氧层，埋氧层上设有隔离沟槽和有源区，有源区制作有源极、漏极和栅极，栅极采用后栅极工艺制作，在实际使用时，本发明通过将栅极接触孔制造在有源区内可以缩短射频信号的信号传播路径的长度，进而降低电阻，避免采用后栅极工艺制造的FDSOI器件的栅极电阻过大。
用于射频 fdsoi 晶体管栅极电阻降低方法

[发明专利]栅极结构中氮化钛层厚度的确定方法、装置、设备与介质-CN202110255733.X有效
发明人：王健;毛宏坤;李承启;杨一鸣 -专利权人：普迪飞半导体技术（上海）有限公司
申请日： 2021-03-09 - 公布日： 2022-09-06 - 主分类号： H01L21/66 文献下载
摘要：本发明提供了一种栅极结构中氮化钛层厚度的确定方法、装置、设备与介质，栅极结构中氮化钛层厚度的确定方法，包括：获取N个栅极结构的栅极电阻信息，每个栅极结构均包括至少一层氮化钛层，每个栅极结构中，至少有一层氮化钛层与其他栅极结构的氮化钛层是同类的，针对于任意两个栅极结构，至少有一层氮化钛层是不同类的，同类的氮化钛层所形成的电阻、厚度是相同的；其中的N为大于或等于2的整数；根据所述N个栅极结构的栅极电阻信息，确定所述N个栅极结构中至少部分氮化钛层的厚度
栅极结构氮化厚度确定方法装置设备介质

[发明专利]一种FinFET器件的自加热测量结构及测量方法、电子装置-CN201510974176.1有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2015-12-22 - 公布日： 2019-07-26 - 主分类号： H01L23/544 文献下载
摘要：所述方法包括：步骤S1：断开所述FinFET器件，以使所述栅极处于断路状态，测量所述热变阻层的电阻值R₀；步骤S2：打开所述FinFET器件，以使所述栅极处于导通状态，并测量所述热变阻层的电阻值R；步骤S3：根据所述热变阻层电阻的升高以及电阻温度系数α计算所述热变阻层升高后的温度。本发明在所述测量结构中通过在所述栅极之间设置虚拟栅极并且在所述栅极阵列的上方设置若干通过导热材料与所述虚拟栅极相连接若干行热变阻层，所述栅极散出的热量通过所述虚拟栅极传递至所述热变阻层上，所述热变阻层在温度变化后电阻也会发生变化，通过对热变阻层电阻的测量实现对所述FinFET器件中自加热的检测。
一种 finfet 器件加热测量结构测量方法电子装置

[发明专利]一种可减小N型掺杂栅极电阻的栅极侧墙制作方法-CN200710037150.X无效
发明人：贾宬;吴俊雄;范生辉 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-02-06 - 公布日： 2008-08-13 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种可减小N型掺杂栅极电阻的栅极侧墙制作方法。现有的栅极侧墙制作方法在制成栅极侧墙后，多晶硅栅极和有源区顶端仍留有厚度达20埃的二氧化硅层，如此将会阻挡后续在该多晶硅栅极和有源区上进行的离子注入，而使多晶硅栅极的电阻过高。本发明的可减小N型掺杂栅极电阻的栅极侧墙制作方法首先在已生成有多晶硅栅极和有源区的晶圆上制作一绝缘介质层，然后对该绝缘介质层进行干法刻蚀来形成侧墙图形，最后对该绝缘介质层进行湿法刻蚀来形成栅极侧墙，其中，该湿法刻蚀使多晶硅栅极和有源区顶端的绝缘介质层的厚度减小到10埃以下。采用本发明的方法可明显降低N型MOS管的栅极电阻，大大提高了N沟道MOS管的性能和良品率。
一种减小掺杂栅极电阻制作方法

[发明专利]驱动电路-CN201910708906.1在审
发明人：菅原敬人 -专利权人：富士电机株式会社
申请日： 2019-08-01 - 公布日： 2020-03-31 - 主分类号： H03K17/687 文献下载
摘要：本发明提供驱动电路，根据高电压电源系统的电压的高低来切换用于将输出级晶体管的栅极下拉的电阻的电阻值，由此能够将向输出级晶体管施加的电压抑制为耐压以下。驱动电路具备：栅极电容放电电路，在NMOSFET(4)导通的时刻使用于将输出级的PMOSFET(2)的栅极下拉的电阻的电阻值降低并将该降低后的电阻值保持规定期间；下拉电阻切换电路，基于对高电压电源系统的电压VCC进行分压所得到的分压电压来切换栅极电容放电电路的下拉电阻，在分压电压高于基准电压时，下拉电阻切换电路将规定期间的下拉电阻切换为电阻(9)，在分压电压为基准电压以下时，下拉电阻切换电路将下拉电阻切换为高于电阻(9)的电阻(7’)。
驱动电路

[实用新型]可减少功率器件导通电阻的栅极衬垫结构-CN201420632928.7有效
发明人：赵喜高 -专利权人：深圳市可易亚半导体科技有限公司
申请日： 2014-10-29 - 公布日： 2015-02-04 - 主分类号： H01L29/423 文献下载
摘要：本实用新型公开一种可减少功率器件导通电阻的栅极衬垫结构，包括：第一漂移层、形成于所述第一漂移层中的数个有源单元、形成于所述第一漂移层与数个有源单元上的数条栅极衬垫条、以及形成于所述数个有源单元与数条栅极衬垫条上的钝化层，每一所述栅极衬垫条的中心部位位于两相邻有源单元之间的第一漂移层的上方。本实用新型提供的可减少功率器件导通电阻的栅极衬垫结构，其栅极衬垫结构由数条栅极衬垫条构成，并在该栅极衬垫条下方形成数个有源单元，可以增加微电流，同时也有效地降低应用该栅极衬垫结构的功率器件的导通电阻，导通电阻约降为原来的
减少功率器件通电栅极衬垫结构

[发明专利]基于输入线电压补偿的功率管恒定驱动控制电路及方法-CN202011524801.X有效
发明人：冯林;高建龙 -专利权人：上海南芯半导体科技有限公司
申请日： 2020-12-22 - 公布日： 2021-03-16 - 主分类号： H02M1/08 文献下载
摘要：基于输入线电压补偿的功率管恒定驱动控制电路及方法，设置第一连接端连接功率管源极的第二电阻，将补偿电流引入第二电阻；采样功率管栅极电压、第二电阻第二连接端电压、第二电阻的阻值并转换为与第二电阻上压降相关的补偿信号；根据第二电阻第二连接端电压值控制功率管的开启和关断，使得开关电源输出电流的峰值保持一致；根据功率管栅极电压、第二电阻第二连接端电压和补偿信号调整功率管的栅极电压，使得功率管的栅极电压跟随第二电阻的第二连接端电压和第二电阻上压降的变化而变化，解决了输入线电压补偿带来的第二电阻的压降变化引起功率管栅极到源极的驱动电压变化的问题，保证功率管栅极到源极的驱动电压稳定，具有通用性和高安全性。
基于输入电压补偿功率管恒定驱动控制电路方法

[发明专利]具有电压均衡的射频开关-CN202010562519.4在审
发明人：赵炳学;罗裕森;白铉;金率雅;金正勳;林锺模 -专利权人：三星电机株式会社
申请日： 2020-06-18 - 公布日： 2020-12-18 - 主分类号： H03K17/04 文献下载
摘要：第一串联开关，包括多个串联场效应晶体管(FET)，所述多个串联FET串联连接在第一端子与第二端子之间；第一分路开关，包括多个分路FET，所述多个分路FET串联连接在所述第一端子与第一接地端子之间；以及第一分路栅极电阻器电路，包括多个栅极电阻器，所述多个栅极电阻器分别连接到所述第一分路开关的所述多个分路FET的栅极。所述第一分路栅极电阻器电路的所述多个栅极电阻器的相应电阻值在远离所述第一接地端子朝向所述第一端子的方向上依次增大。
具有电压均衡射频开关

[发明专利]采用SOI衬底的射频晶体管的仿真模型-CN202011639121.2在审
发明人：陈静;谢甜甜;王青;吕迎欢;葛浩 -专利权人：中国科学院上海微系统与信息技术研究所;上海华力微电子有限公司
申请日： 2020-12-31 - 公布日： 2021-05-07 - 主分类号： G06F30/367 文献下载
摘要：本发明提供了一种采用SOI衬底的射频晶体管的仿真模型，包括：核心器件，所述核心器件为一晶体管，包括源极、漏极、正栅、以及SOI衬底的背栅；所述核心器件的外围电路包括：栅极电阻、栅极到接触孔的电阻、源极和漏极电阻、栅极到源极的边缘电容、栅极到源极的寄生电容、栅极到漏极的边缘电容、栅极到漏极的寄生电容、埋层氧化物层电容、源端下方的埋层氧化物电容、漏端下面的埋层氧化物电容、埋层氧化物下方的阱区域的分布式电阻、衬底部分的电阻和电容、以及背栅电阻。
采用 soi 衬底射频晶体管仿真模型

[发明专利]一种基于栅极电阻控制的并联IGBT动态均流系统-CN202210720894.6在审
发明人：邹润民;王嘉智;汪运 -专利权人：中南大学
申请日： 2022-06-23 - 公布日： 2022-08-23 - 主分类号： H03K17/08 文献下载
摘要：本发明属于IGBT技术领域，公开了一种基于栅极电阻控制的并联IGBT动态均流系统，通过减小后开通和关断的IGBT的栅极电阻来实现并联均流，因此不会因减缓了IGBT在瞬态的电流变化而降低开关频率，而且这种调节开关的方式适用于数字控制系统，此外，与调节驱动信号延时的方法相比，改变栅极电阻的方式更为简单方便；通过调节栅极电阻的方式来改变IGBT的电流在瞬态的变化率，从而实现并联均流的目的；将栅极电阻分为两部分，其中一部分并联一个开关，控制开关的通断来改变栅极电阻大小
一种基于栅极电阻控制并联 igbt 动态系统

[发明专利]一种高开通性能的SiC MOSFET驱动电路-CN202010101935.4有效
发明人：刘平;陈梓健;李海鹏 -专利权人：湖南大学
申请日： 2020-02-19 - 公布日： 2023-07-21 - 主分类号： H03K17/08 文献下载
摘要：本发明公开了一种高开通性能的SiC MOSFET驱动电路，该所述驱动电路包括与栅极电阻Rg相互并联的变栅极电阻辅助电路，栅极电阻Rg的一端连接到PWM驱动电路的输出端，另外一端连接到SiC MOSFET的栅极，所述的变栅极电阻辅助电路仅由R‑C电路、三极管开关器件Q、辅助电阻Rassit栅极电阻，也不需要数字处理器进行控制。
一种开通性能 sic mosfet 驱动电路