“锐立平芯微电子（广州）有限责任公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果47个，建议您升级VIP下载更多相关专利

[发明专利]一种光刻图形的优化方法及装置-CN202210071674.5有效
发明人：吴华标;叶甜春;朱纪军;罗军;李彬鸿;赵杰 -专利权人： 锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-01-21 - 公布日： 2023-09-26 - 主分类号： G03F7/20 文献下载
摘要：本申请实施例公开了一种光刻图形的优化方法及装置，该方法用于集成电路器件；具体包括：获取光刻图形的样本数据，样本数据包括所述目标图形区的第一尺寸信息以及所述至少两个材料层的材料信息；基于样本数据生成的第一光罩图形对光刻胶图层进行光刻，生成第一目标图形，第一目标图形的图形尺寸误差大于误差阈值；基于第一目标图形的图形尺寸误差进行光学邻近OPC校正，获得矫正后的第二光罩图形。本方案可以对图形尺寸误差超过阈值的第一光罩图形进行图形优化，获得图形尺寸误差更小的第二光罩图形，不仅提高了光刻的精度，避免出现光刻胶残留，且提高了后续的工艺窗口，提高产品的良品率。
一种光刻图形优化方法装置

[发明专利]鳍式场效应晶体管源漏寄生电阻分解结构及测试结构-CN202110798892.4有效
发明人：苏炳熏;杨展悌;叶甜春;罗军;赵杰 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2021-07-15 - 公布日： 2023-07-21 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种鳍式场效应晶体管源漏寄生电阻分解结构及测试结构，其可实现源漏寄生电阻分开提取，便于进行测试操作，鳍式场效应晶体管包括鳍、分布于鳍的栅极区、源漏极区、接触层、分布于源漏极区两侧的延伸层，相邻两个栅极区之间设置有一个接触层，源漏寄生电阻包括串联的源漏接触电阻、外延生长电阻、延伸电阻、栅极驱动信道电阻，用于对源漏寄生电阻进行测试的测试结构，选取若干个接触层之间的区域作为总测试区，总测试区一端的接触层与驱动电流源连接，另一端的接触层接地，总测试区包括至少三个不同测试区间，不同测试区间通过接触层分隔，且每个测试区间两侧的接触层为电压测试点，不同测试区间的鳍长度沿鳍方向依次递增。
场效应晶体管寄生电阻分解结构测试

[发明专利]一种半导体器件的SSTA模型优化方法-CN202110411630.8有效
发明人：苏炳熏;杨展悌;叶甜春;罗军;赵杰;薛静 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2021-04-16 - 公布日： 2023-07-07 - 主分类号： G06F30/27 文献下载
摘要：本发明涉及半导体技术领域,公开了一种半导体器件的SSTA模型优化方法，包括以下步骤：S1：向SSTA输入电晶体上的环形振荡器的路径延迟与其空间位置的假想关系曲线；S2：通过贝叶斯算法对电晶体上的环形振荡器的路径延迟进行学习；S3：使用SSTA对步骤S2中的学习结果进行分析，获取环形振荡器的路径延迟和其空间位置的实际关系曲线；在实际使用时，通过本发明可以对半导体器件制造的关键工艺参数进行排序，来筛选出重要的制程变异参，通过对重要的制程变异参数进行工艺制造过程改善或者材料改善，达到改善工艺良率和高频率MOSFET Amplifier效能提升。
一种半导体器件 ssta 模型优化方法

[发明专利]一种FinFET及Fin-SOI的制造方法-CN202211571513.9在审
发明人：黄国泰;叶甜春;陈少民;李彬鸿;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-08 - 公布日： 2023-06-23 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及FinFET的制造技术领域,公开了一种FinFET及Fin‑SOI的制造方法，包括以下步骤：S1：在晶圆上制作FinFET的鳍；S2：使用清洗溶液对FinFET进行清洗，增加FinFET的鳍的表面的疏水性，在实际使用时通过增加Fin表面的疏水性，可以降低Fin在干燥工艺中的干燥试剂的表面张力，进而解决FinFET的Fin在干燥工艺中的出现接合缺陷的问题。
一种 finfet fin soi 制造方法

[发明专利]平面晶体管的设计方法及平面电晶体-CN202011636413.0有效
发明人：苏炳熏;杨展悌;叶甜春;罗军;赵杰;薛静 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2020-12-31 - 公布日： 2023-06-06 - 主分类号： G06F30/398 文献下载
摘要：本发明涉及一种平面晶体管的设计准则及平面晶体管，包括：使用优先方法将关键的设计准则进行评估并划分成4个级别；对所述设计准则优先级排序的第一级别为：新规则；对所述设计准则优先级排序的第二级别为：区域关键规则；对所述设计准则优先级排序的第三级别为：设计关键规则；对所述设计准则优先级排序的第四级别为：产量关键规则；所述第一级别的优先级最高，所述第四级别的优先级最低；使用优先方法评估所述设计准则以及所述设计准则设计的创新的设计布局，将所述平面晶体管的设计准则和设计架构达到最佳化。
平面晶体管设计方法电晶体

[发明专利]平面晶体管的设计方法及平面电晶体-CN202011636401.8有效
发明人：苏炳熏;杨展悌;叶甜春;罗军;赵杰;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2020-12-31 - 公布日： 2023-06-02 - 主分类号： G06F30/398 文献下载
摘要：本发明涉及一种平面晶体管的设计方法及平面晶体管，包括：使用优先方法将关键的设计方法进行评估并划分成4个级别；对所述设计方法优先级排序的第一级别为：新规则；对所述设计方法优先级排序的第二级别为：区域关键规则；对所述设计方法优先级排序的第三级别为：设计关键规则；对所述设计方法优先级排序的第四级别为：产量关键规则；所述第一级别的优先级最高，所述第四级别的优先级最低；使用优先方法评估所述设计方法以及所述设计方法设计的创新的设计布局，将所述平面晶体管的设计方法和设计架构达到最佳化。
平面晶体管设计方法电晶体

[发明专利]平面晶体管的设计方法及平面电晶体-CN202011632476.9有效
发明人：苏炳熏;杨展悌;叶甜春;罗军;赵杰;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2020-12-31 - 公布日： 2023-06-02 - 主分类号： G06F30/398 文献下载
摘要：本发明涉及一种平面晶体管的设计准则及平面晶体管，包括：使用优先方法将关键的设计准则进行评估并划分成4个级别；对所述设计准则优先级排序的第一级别为：新规则；对所述设计准则优先级排序的第二级别为：区域关键规则；对所述设计准则优先级排序的第三级别为：设计关键规则；对所述设计准则优先级排序的第四级别为：产量关键规则；所述第一级别的优先级最高，所述第四级别的优先级最低；使用优先方法评估所述设计准则以及所述设计准则设计的创新的设计布局，将所述平面晶体管的设计准则和设计架构达到最佳化。
平面晶体管设计方法电晶体

[发明专利]光刻图形拼接方法及拼接误差检测方法-CN202211725772.2在审
发明人：吴华标;施亿昌;独俊红;叶甜春;陈少民;李彬鸿;苏炳熏 -专利权人： 锐立平芯微电子（广州）有限责任公司;广东省大湾区集成电路与系统应用研究院
申请日： 2022-12-30 - 公布日： 2023-05-26 - 主分类号： G03F7/20 文献下载
摘要：本发明公开了一种光刻图形拼接方法及拼接误差检测方法，其可满足大尺寸芯片电路图形的光刻需求，可防止光刻出的电路图形缺失，光刻图形拼接方法包括：将芯片版图分割成至少两个，获得若干芯片拼接版图，根据芯片版图设计光罩版图，对光罩版图进行分割，获得若干光罩拼接版图，依次采用不同的光罩拼接版图对芯片进行曝光，获得电路图形，拼接误差检测方法，用于对采用光刻图形拼接方法获得的电路图形的误差进行检测，该方法包括提供若干测试图形，收集验证集中的测试图形数据，建立相应的尺寸数据库、形状数据库，收集拼接曝光导致的第一间距误差，建立误差数据库，建立拼接效果判断方法及OPC修正模型。
光刻图形拼接方法误差检测

[发明专利]沟槽的制备方法-CN202310055946.7在审
发明人：吴宗晔;施亿昌;叶甜春;罗军;李彬鸿;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2023-01-18 - 公布日： 2023-05-05 - 主分类号： H01L21/308 文献下载
摘要：本申请涉及半导体技术领域，特别是涉及一种沟槽的制备方法。一种沟槽的制备方法包括：提供基底，基底包括待第一刻蚀区；在基底上形成光刻胶层，光刻胶层覆盖基底的上表面；在光刻胶层对应第一待刻蚀区的位置设置Sbar标记，Sbar标记的宽度小于第一待刻蚀区的宽度；对Sbar标记及光刻胶层进行光刻，以得到图形化光刻胶层，图形化光刻胶层对应第一待刻蚀区的位置内形成有第一开口，第一开口内对应Sbar标记的位置具有预设厚度的残留光刻胶层；基于图形化光刻胶层对基底进行刻蚀，以于基底内形成第一沟槽，第一沟槽的底部呈阶梯状。本方法通过在光刻胶层对应第一待刻蚀区的位置设置Sbar标记，达到了同一个沟槽内产生不同的刻蚀深度。
沟槽制备方法

[实用新型]SRAM单元以及SRAM-CN202223333035.6有效
发明人：王国庆;张骥;叶甜春;朱纪军;李彬鸿;罗军;赵杰;黎婉雯;朱伟 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-13 - 公布日： 2023-05-05 - 主分类号： G11C11/417 文献下载
摘要：本申请提供了一种SRAM单元以及SRAM，该SRAM单元包括锁存器、第一反相器以及第二反相器，其中，锁存器包括第一输入端、第二输入端、第一输出端以及第二输出端；第一反相器的输入端与锁存器的第一输出端电连接，第一反相器的输出端与锁存器的第一输入端电连接；第二反相器的输入端与锁存器的第二输出端电连接，第二反相器的输出端与锁存器的第二输入端电连接。保证了第一反相器以及第二反相器可以使得锁存器的背栅电位做出自适应变化，以使得SRAM单元的阈值电压进行自适应调控，保证了SRAM单元的静态噪音容限较大，解决了现有技术中的SRAM由于噪声容限较小导致性能差的问题，保证了SRAM单元的性能较好。
sram 单元以及

[发明专利]半导体混合实境培训方法、装置、电子设备及存储介质-CN202211573695.3在审
发明人：周达云;叶甜春;罗军;李彬鸿 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-08 - 公布日： 2023-05-02 - 主分类号： G09B9/00 文献下载
摘要：本发明提供一种半导体混合实境培训方法、装置、电子设备及存储介质，对于所获取的使用者的目标考核事件，可以对该目标考核事件所在的现场环境进行虚拟化，以建立该现场环境的虚拟画面；进而，调取已建立的三维虚拟实境的实体画面，对该实体画面与虚拟画面进行整合输出；进一步，捕捉使用者在所输出画面中的行为反应，并基于所捕捉的使用者的行为反应输出使用者的考核结果。基于本发明，能够藉由混合实境的模式，模拟人员在在半导体厂内对操作流程的学习、安全管理的教育、突发事件的反应，做正确及完整的教育培训。采取的是类似情景学习，能加强人员学习的吸收效果，达成演练的成效。
半导体混合培训方法装置电子设备存储介质

[发明专利]标准单元制备方法、标准单元、集成电路及系统芯片-CN202011636419.8有效
发明人：杨展悌;苏炳熏;叶甜春;罗军;赵杰;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2020-12-31 - 公布日： 2023-04-28 - 主分类号： G06F30/392 文献下载
摘要：本申请涉及一种标准单元制备方法、标准单元、集成电路及系统芯片，所述方法包括提供第一标准单元，所述第一标准单元包括至少一个标准阈值电压器件，且所述标准阈值电压器件为采用全耗尽绝缘体上硅工艺制成；形成背压通孔，所述背压通孔沿第一标准单元的厚度方向向下延伸并贯穿氧化埋层；于所述背压通孔内形成导电插塞；向所述导电插塞的另一端施加正向偏压，使得所述第一标准单元的开关速度达到第二标准单元的开关速度，其中，所述第一标准单元的高度小于所述第二标准单元的高度。本申请实现了用户在利用新的标准单元库设计时，在同等体硅工艺单元库面积下，带来更大的驱动电流，有效满足了全耗尽绝缘体上硅工艺设计的需求。
标准单元制备方法集成电路系统芯片

[发明专利]图形边界缺陷处理方法、装置、计算机设备和存储介质-CN202310056099.6在审
发明人：吴宗晔;施亿昌;叶甜春;罗军;李彬鸿 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2023-01-18 - 公布日： 2023-04-11 - 主分类号： G03F1/36 文献下载
摘要：本申请涉及半导体光刻工艺领域，特别是涉及一种图形边界缺陷处理方法包括：获取待处理图形，待处理图形包括器件单元图形及背面图形，器件单元图形内及至少部分背面图形内具有Sbar标记；选取具有Sbar标记的背面图形及与选取的背面图形临接的器件单元图形；选取的背面图形及器件单元图形位于相邻的不同图层；将选取的背面图形提至与选取的器件单元图形位于同一图层，以得到待修正图形；自所述待修正图形中筛选出与设计规则相违背的Sbar标记并进行修正。本方法可有效检查出全耗尽型绝缘体上硅FDSOI因背面层次结构引起的缺陷，在光罩制作之前就把问题解决，从而节省开发资源与时间。避免了层次结构错误而检查不出来造成晶圆上的缺陷。
图形边界缺陷处理方法装置计算机设备存储介质

[发明专利]半导体制程参数的优化方法及优化装置-CN202110928766.6在审
发明人：王宪一;叶甜春;罗军;赵杰;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2021-08-13 - 公布日： 2023-04-07 - 主分类号： G06F30/20 文献下载
摘要：本申请涉及一种半导体制程参数的优化方法及优化装置，包括：获取制程参数及品质参数；基于所述制程参数及所述品质参数建立综合模型；基于所述综合模型得到半导体制程参数的最优值。本申请提供的半导体制程参数的优化方法及优化装置通过基于制程参数和品质参数而建立的综合模型，得到半导体制程参数的最优值，使得半导体制程参数得到优化，从而提升半导体制造过程中的关键尺寸质量，从而减少晶圆在生产过程的损失，提升晶圆生产良率。
半导体参数优化方法装置

[发明专利]一种半导体器件的制作方法及集成电路的制作方法-CN202211630796.X在审
发明人：丁文波;叶甜春;罗军;李彬鸿;王云 -专利权人：广东省大湾区集成电路与系统应用研究院;锐立平芯微电子（广州）有限责任公司
申请日： 2022-12-19 - 公布日： 2023-04-04 - 主分类号： H01L21/8238 文献下载
摘要：本发明提供了一种半导体器件的制作方法及集成电路的制作方法，包括：提供RF‑SOI衬底；在RF‑SOI衬底上形成功能部件；在工艺温度为400‑500℃条件下，在功能部件背离RF‑SOI衬底一侧形成SAB层；在工艺温度范围为600‑700℃条件下进行热处理；在功能部件背离RF‑SOI衬底一侧、且未被SAB层覆盖的至少部分区域形成金属硅化物层。通过在工艺温度范围为600‑700℃条件下，对制备中的半导体器件进行热处理，能够消除RF‑SOI衬底出现的热施体缺陷，避免RF‑SOI衬底由于热施体缺陷而造成的半导体类型反转、硅电阻降低等问题的出现，保证采用RF‑SOI衬底制备的半导体器件及集成电路的性能高。
一种半导体器件制作方法集成电路

1
2
3
4
下一页»
尾页
共 47 条