“栅极区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网_专利查询网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果723397个，建议您升级VIP下载更多相关专利

[发明专利]集成电路布局、器件、系统和其生成方法-CN201910112255.X有效
发明人：张盟昇;洪哲民;周绍禹;杨耀仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-02-13 - 公布日： 2022-11-01 - 主分类号： G06F30/392 文献下载
摘要：生成IC布局图的方法包括使有源区与第一栅极区和第二栅极区相交以限定第一反熔丝结构和第二反熔丝结构的位置，利用第一导电区覆盖第一栅极区以限定第一导电区和第一栅极区之间的电连接的位置，以及利用第二导电区覆盖第二栅极区以限定第二导电区和第二栅极区之间的电连接的位置第一导电区和第二导电区沿着与第一栅极区和第二栅极区延伸的方向垂直的方向对准，以及由计算机的处理器执行使有源区与第一栅极区相交、使有源区与第二栅极区相交、覆盖第一栅极区或覆盖第二栅极区中的至少一个。
集成电路布局器件系统生成方法

[发明专利]具有背对背连接的晶体管的负载开关-CN202111392092.9在审
发明人：林中;黄金彪 -专利权人：伏达半导体（合肥）有限公司
申请日： 2021-11-23 - 公布日： 2022-03-01 - 主分类号： H01L27/088 文献下载
摘要：该器件包括：位于衬底上方的第一漏/源区和第二漏/源区；以及与第一漏/源区相邻的第一栅极区，与第二漏/源区相邻的第二栅极区，位于第一栅极区和第二栅极区之间的第三栅极区，其中，第一漏/源区、第二漏/源区、第一栅极区、第二栅极区和第三栅极区形成两个背对背连接的晶体管。
具有背对背连接晶体管负载开关

[发明专利]非易失性存储器及其制造方法-CN200610004396.2无效
发明人：张格荥;黄宗正;黄彦宏 -专利权人：力晶半导体股份有限公司
申请日： 2006-02-16 - 公布日： 2007-08-22 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种非易失性存储器，包括基底、控制栅极、浮置栅极与选择栅极。基底中设置有源极区与漏极区。控制栅极设置于源极区与漏极区之间的基底上。浮置栅极设置于控制栅极与基底之间，浮置栅极的剖面如呈L型，包含垂直于基底的中央区与平行于基底的外围区，中央区与源极区相邻。选择栅极设置于控制栅极与浮置栅极的外围区侧壁，且选择栅极与漏极区相邻。
非易失性存储器及其制造方法

[发明专利]半导体装置-CN202110458050.4在审
发明人：浦士杰;藤卷浩和;彭德金;戴执中;艾世强 -专利权人：力晶积成电子制造股份有限公司
申请日： 2021-04-27 - 公布日： 2022-09-30 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种半导体装置，包括基底、源极区、漏极区以及栅极结构。源极区与漏极区分别位于基底内。栅极结构位于基底上且位于源极区与漏极区之间。栅极结构包括第一栅极以及至少一第二栅极。第二栅极位于第一栅极与漏极区之间。第一栅极与第二栅极分隔开，且第二栅极与源极区电连接。
半导体装置

[发明专利]晶体管结构及晶体管结构的制造方法-CN202210624636.8在审
发明人：卢超群;郭明宏;陆君南 -专利权人：发明与合作实验室有限公司
申请日： 2022-06-02 - 公布日： 2022-12-06 - 主分类号： H01L27/088 文献下载
摘要：此晶体管结构包括栅极导电区、栅极介电区、通道区和漏极区。栅极导电区位于基材的初始表面之下。栅极介电区围绕栅极导电区。通道区围绕栅极介电区。漏极区与栅极导电区在水平方向彼此隔离，其中漏极区包括重掺杂区。其中，栅极介电区包括第一介电部分和第二介电部分，第一介电部分位于栅极导电区与重掺杂区之间，第二介电部分位于栅极导电区与通道区之间。其中，第一介电部分的水平厚度大于第二介电部分的水平厚度。
晶体管结构制造方法

[发明专利]P型MOS存储单元-CN201110032426.1无效
发明人：董耀旗;李荣林;孔蔚然;宗登刚;徐爱斌 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-01-28 - 公布日： 2011-09-07 - 主分类号： H01L29/423 文献下载
摘要：根据本发明的一种P型MOS存储单元包括：布置在衬底上的源极有源区、栅极有源区、以及漏极有源区；和选择栅极、控制栅极、以及浮栅极；其中，选择栅极、控制栅极、以及浮栅极布置在栅极有源区上方，浮栅极布置在控制栅极下方，并且选择栅极相对于控制栅极和浮栅极更靠近源极有源区，控制栅极和浮栅极相对于选择栅极更靠近漏极有源区。
mos 存储单元

[发明专利]一种具有含虚栅的复合栅结构的IGBT芯片-CN201810148858.0有效
发明人：刘国友;朱春林;朱利恒 -专利权人：株洲中车时代电气股份有限公司
申请日： 2018-02-13 - 公布日： 2020-09-04 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片，包括形成于晶圆基片上的若干复合栅单元，复合栅单元包括栅极区和有源区，栅极区包括第一沟槽栅极、第二沟槽栅极和平面栅极，平面栅极与第一沟槽栅极相连，第二沟槽栅极悬空、接地或与平面栅极相连；有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区，其均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。本发明可实现平面栅极和第一沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过平面栅极和第一沟槽栅极之间的第二沟槽栅极有效屏蔽平面栅极和第一沟槽栅极二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通电流的变化率
一种具有含虚栅复合结构 igbt 芯片

[发明专利]快闪存储单元及其制造方法-CN200410089721.0无效
发明人：杨青松;翁伟哲 -专利权人：力晶半导体股份有限公司
申请日： 2004-11-02 - 公布日： 2006-05-10 - 主分类号： H01L21/8239 文献下载
摘要：一种快闪存储单元，其由井区、深井区、栅极堆栈结构、源极区、漏极区、选择栅极、栅介电层、浅掺杂区、深掺杂区与导电插塞所构成。其中，深井区配置在基底中，且井区配置在深井区中。栅极堆栈结构配置在基底上。源极区与漏极区分别配置在栅极堆栈结构两侧的基底中。选择栅极配置在栅极堆栈结构与源极区之间，且位于栅极堆栈结构的侧壁与部分的基底上。栅介电层配置在选择栅极与栅极堆栈结构及基底之间。浅掺杂区配置在栅极堆栈结构与选择栅极下方的基底中。深掺杂区配置在栅极堆栈结构一侧边的基底中。导电插塞配置在基底上，且向下延伸穿过漏极区与部分的深掺杂区。深井区配置在基底中，且井区配置在深井区中。
闪存单元及其制造方法

[发明专利]半导体器件的制造方法、半导体器件-CN201811167777.1在审
发明人：汪广羊 -专利权人：无锡华润上华科技有限公司
申请日： 2018-10-08 - 公布日： 2020-04-14 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种半导体器件的制造方法、半导体器件，所述方法包括：提供第一导电类型的半导体衬底，所述半导体衬底包括第一区和第二区；形成位于所述半导体衬底上的栅极结构，所述栅极结构包括位于所述第一区中的第一栅极结构和位于所述第二区中的第二栅极结构，所述第一栅极结构包括沿着远离所述第二区的方向并列设置的多个第一区栅极，所述第二栅极结构包括沿着远离所述第一区的方向并列设置的多个第二区栅极，其中，所述多个第一区栅极中距离所述第二区最近的第一区栅极的宽度较其他第一区栅极的宽度大，所述多个第二区栅极中距离所述第一区最近的第二区栅极的宽度较其他第一区栅极的宽度大。
半导体器件制造方法

[发明专利]功率半导体芯片，该芯片的光刻版及其曝光方法-CN201710323535.6有效
发明人：王梦洁;刘国友;程银华;喻乐贤;陈辉;谭灿健;肖强;罗海辉;黄建伟;覃荣震 -专利权人：株洲中车时代电气股份有限公司
申请日： 2017-05-10 - 公布日： 2019-01-22 - 主分类号： G03F7/20 文献下载
摘要：本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，芯片包括：终端区，及位于终端区内的发射极区和栅极区。发射极区包括外围、主发射极区，栅极区包括栅极条、主栅极区、外围栅极和栅电阻。外围栅极位于主栅极区外周，主栅极区位于外围栅极包围的区域中心，外围栅极通过栅极条、栅电阻与主栅极区相连。外围栅极包括以中心对称和/或轴对称结构分布的断开点，外围栅极包围的区域被栅极条分隔为大小相同的若干个主发射极区。每个主发射极区均通过断开点与位于外围栅极外周的外围发射极区连通。
功率半导体芯片光刻及其曝光方法

[发明专利]一种半导体结构及其制造方法-CN202111514590.6有效
发明人：郭哲劭;林智伟;郑志成 -专利权人：晶芯成（北京）科技有限公司
申请日： 2021-12-13 - 公布日： 2022-03-22 - 主分类号： H01L21/8234 文献下载
摘要：形成栅极区于衬底上，且栅极区包括第一栅极区和第二栅极区。移除第一栅极区内的栅极结构。形成金属栅极于第一栅极区内。刻蚀第二栅极区内的部分栅极结构。形成阻挡层于第二栅极区内。以及形成多个连接栓于栅极区内，其中部分连接栓位于第一栅极区和第二栅极区上，且部分连接栓位于第一栅极区的两侧。其中，阻挡层的高度与金属栅极的高度相等。
一种半导体结构及其制造方法

[发明专利]半导体器件及其形成方法-CN201611248887.1有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-12-29 - 公布日： 2020-12-22 - 主分类号： H01L29/10 文献下载
摘要：一种半导体器件及其形成方法，半导体器件包括：基底以及位于基底上的层间介质层，基底包括相邻接的NMOS区以及PMOS区，PMOS区包括第一P区以及第二P区；贯穿层间介质层的栅极，栅极分为：位于NMOS区基底上的N区栅极，位于第一P区基底的第一栅极，位于第二P区基底上的第二栅极；N区栅极指向第二栅极的方向为栅极延伸方向，在垂直于栅极延伸方向上，第一栅极的宽度尺寸大于第二栅极的宽度尺寸。
半导体器件及其形成方法

[发明专利]薄膜晶体管及其制造方法-CN201310713363.5在审
发明人：高胜;柳冬冬;敖伟;袁波 -专利权人：昆山工研院新型平板显示技术中心有限公司;昆山国显光电有限公司
申请日： 2013-12-20 - 公布日： 2015-06-24 - 主分类号： H01L29/786 文献下载
摘要：该薄膜晶体管包括基板、形成于基板上的多晶硅层、形成于多晶硅层上的栅极绝缘层及形成于栅极绝缘层上的栅极层，多晶硅层上形成有沟道区、源极区和漏极区，栅极绝缘层包括第一栅极绝缘层区、第二栅极绝缘层区和第三栅极绝缘层区，第二栅极绝缘层区的厚度小于第一栅极绝缘层区和第三栅极绝缘层区的厚度，栅极层覆盖第二栅极绝缘层区并部分覆盖第一栅极绝缘层区和第三栅极绝缘层区。该薄膜晶体管采用不同厚度的栅极绝缘层来减小沟道区与源极区或漏极区接触部分的电场，从而达到降低关闭时的漏电流的目的。
薄膜晶体管及其制造方法

[发明专利]半导体功率器件及其制造方法-CN202210120458.5在审
发明人： J·班达里;G·帕特勒;M·罗施;W·舒斯特雷德;S·维塔诺夫 -专利权人：英飞凌科技奥地利有限公司
申请日： 2022-02-09 - 公布日： 2022-08-16 - 主分类号： H01L29/78 文献下载
摘要：本申请涉及一种半导体功率器件(1)，包括其中形成有晶体管器件(3)的半导体本体(20)，具有栅极区(4)、在横向上在栅极区(4)旁边的沟道区(5)，栅极区(4)包括用于控制沟道区(5)中的沟道形成的栅极电极(6)以及在横向上在沟道区(5)和栅极电极(6)之间的栅极电介质(7)，其中栅极电极(6)包括栅极电极块体区(8)以及在横向上在栅极电介质(7)和栅极电极块体区(8)之间的栅极电极层(9)，栅极电极层(
半导体功率器件及其制造方法

[发明专利]非易失性存储器及其制造方法-CN201910431266.4有效
发明人：范德慈;黄义欣;郑育明 -专利权人：物联记忆体科技股份有限公司
申请日： 2019-05-22 - 公布日： 2023-04-18 - 主分类号： H01L29/423 文献下载
摘要：存储单元包括源极区与漏极区、选择栅极、虚拟选择栅极、浮置栅极、抹除栅极、控制栅极。选择栅极设置于源极区与漏极区之间的基底上。浮置栅极设置于选择栅极与源极区之间的基底上，且浮置栅极的顶部两侧具有对称的转角部，高度低于选择栅极的高度，抹除栅极设置于源极区上，且抹除栅极包覆源极侧的转角部。控制栅极设置于抹除栅极与浮置栅极上。
非易失性存储器及其制造方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top