“董耀旗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果28个，建议您升级VIP下载更多相关专利

[发明专利]一种肖特基二极管及功率电路-CN202210313499.6在审
发明人：王嘉乐;樊宗荐;张强;侯朝昭;董耀旗;许俊豪 -专利权人：华为技术有限公司
申请日： 2022-03-28 - 公布日： 2023-10-10 - 主分类号： H01L29/872 文献下载
摘要：本申请涉及半导体技术领域，具体涉及一种肖特基二极管及功率电路。肖特基二极管包括：第一层；与第一层接触的第二层，第一层为半导体层和金属层中的一个，第二层为半导体层和金属层中的另一个，第一层和第二层之间存在肖特基势垒；耦合至第一层的载流子提供层，用于升高第一层中第一载流子的数量在第一层中载流子的总数量中的占比；其中，第一载流子的能量低于肖特基势垒在二极管处于关断状态时的高度；当肖特基二极管从关断状态进入导通状态时，肖特基势垒的高度降低，使得第一载流子越过肖特基势垒，进入第二层；或者，肖特基势垒的宽度减少，使得第一载流子隧穿过肖特基势垒，进入第二层。该肖特基二极管可以实现关态到开态的快速切换。
一种肖特基二极管功率电路

[发明专利]半导体结构及其形成方法-CN202110287710.7在审
发明人：田震;董耀旗;黄达 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-03-17 - 公布日： 2022-09-27 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构的形成方法，包括：提供基底，包括衬底以及凸立于衬底的鳍部，沿鳍部的延伸方向上，鳍部包括沟道区，沟道区用于形成叠层功函数层；在沟道区形成保形覆盖鳍部的顶部和侧壁的栅介质层；在沟道区形成保形覆盖栅介质层的第一功函数层；在相邻鳍部之间的第一功函数层上形成填充层，填充层至少露出鳍部顶部的第一功函数层，填充层的材料费米能级相较于叠层功函数层的材料费米能级更接近于鳍部的费米能级；形成覆盖第一功函数层和填充层的第二功函数层，第二功函数层和第一功函数层用于构成叠层功函数层。第二功函数层位于第一功函数层和填充层顶部，降低了第二功函数层中产生空洞缺陷的概率，提高器件阈值电压的均一性。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202110071815.9在审
发明人：贺鑫;董耀旗 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-01-19 - 公布日： 2022-07-29 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的形成方法，形成方法包括：提供基底，包括第一区域和第二区域，基底上形成具有栅极开口的层间介质层；形成覆盖第二区域的栅极开口且露出第一区域的栅极开口的遮挡层，遮挡层占据第二区域的栅极开口，从而在第一区域的栅极开口中形成第一功函数材料层的步骤中，第一功函数材料层形成在遮挡层上，去除遮挡层和位于遮挡层上的第一功函数材料层的过程中，第二区域的第一功函数材料层的去除工艺窗口较大，不易存在残留，且去除效率较高，有利于提高产量；此外，遮挡层的去除工艺窗口较大，不易存在残留，第二功函数层能够更好的调节第二区域的晶体管的阈值电压，降低第二区域的晶体管中的寄生电容，使得半导体结构的电学性能较佳。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202110056291.6在审
发明人：黄达;董耀旗;戴小宛;田震 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2021-01-15 - 公布日： 2022-07-19 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，其中结构包括：基底，所述基底包括第一区、第二区以及位于第一区和第二区之间的隔离区；分别位于所述第一区上的第一鳍部、第二区上的第二鳍部以及隔离区上的第三鳍部；横跨所述第一鳍部、第二鳍部和第三鳍部的栅极结构，所述栅极结构包括：位于所述第一区和部分隔离区上的第一功函数层和位于所述第二区和部分隔离区的第二功函数层，且所述第一功函数层和第二功函数层相接触的界面位于所述第三鳍部的顶部表面。位于所述隔离区上的第三鳍部能够对第一功函数层和第二功函数层之间起到阻挡作用，所述半导体结构的性能较好。
半导体结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201711486005.X有效
发明人：张欣贵;董耀旗 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2017-12-29 - 公布日： 2020-12-22 - 主分类号： H01L27/088 文献下载
摘要：一种半导体器件及其形成方法，半导体器件包括：半导体衬底，半导体衬底包括高频区组和低功耗区组；位于高频区组上的高频类型逻辑标准单元，高频类型逻辑标准单元有高频类型单元高度、高频类型工作频率和高频类型功率；位于低功耗区组上的低功耗类型逻辑标准单元，低功耗类型逻辑标准单元有低功耗类型单元高度、低功耗类型工作频率和低功耗类型功率，高频类型单元高度大于低功耗类型单元高度，高频类型工作频率大于低功耗类型工作频率，高频类型功率大于低功耗类型功率；高频类型逻辑标准单元包括高频类型鳍部，低功耗类型逻辑标准单元包括低功耗类型鳍部，高频类型鳍部的有效高度大于低功耗类型鳍部的有效高度。所述半导体器件的性能得到提高。
半导体器件及其形成方法

[发明专利]具有第一栅极电极和第二栅极电极的半导体器件-CN201610674649.0有效
发明人： 董耀旗;金文铉;赵槿汇;前田茂伸;吴汉洙 -专利权人：三星电子株式会社
申请日： 2016-08-16 - 公布日： 2020-05-26 - 主分类号： H01L29/423 文献下载
摘要：本公开提供了具有第一栅极电极和第二栅极电极的半导体器件。该半导体器件包括：基板；有源区域，在基板上在第一方向上延伸；第一栅极电极，跨过有源区域并在第一方向上延伸；以及第二栅极电极，在第一栅极电极上在第二方向上延伸，其中第一栅极电极在第一方向上具有第一宽度，并且其中第二栅极电极在第一方向上具有第二宽度，第二宽度小于第一宽度。
具有第一栅极电极第二半导体器件

[发明专利]P型MOS存储单元-CN201110032426.1无效
发明人： 董耀旗;李荣林;孔蔚然;宗登刚;徐爱斌 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-01-28 - 公布日： 2011-09-07 - 主分类号： H01L29/423 文献下载
摘要：根据本发明的一种P型MOS存储单元包括：布置在衬底上的源极有源区、栅极有源区、以及漏极有源区；和选择栅极、控制栅极、以及浮栅极；其中，选择栅极、控制栅极、以及浮栅极布置在栅极有源区上方，浮栅极布置在控制栅极下方，并且选择栅极相对于控制栅极和浮栅极更靠近源极有源区，控制栅极和浮栅极相对于选择栅极更靠近漏极有源区。本发明通过调整P型MOS存储单元的结构，消除了干扰并减小了尺寸。
mos 存储单元

[发明专利]P型MOS存储单元-CN201110009103.0有效
发明人： 董耀旗;胡剑;李荣林;宗登刚;徐爱斌 -专利权人：上海宏力半导体制造有限公司
申请日： 2011-01-17 - 公布日： 2011-07-13 - 主分类号： H01L27/115 文献下载
摘要：本发明的一种P型MOS存储单元包括：在衬底中依次布置的源极有源区、栅极有源区、以及漏极有源区；在从源极有源区至漏极有源区的方向上，在衬底上依次布置第一浮栅极、选择栅极、以及第二浮栅极；布置在第一浮栅极上的第一控制栅极；以及布置在第二浮栅极上的第二控制栅极。本发明通过调整P型M0S存储单元的结构，消除了干扰并减小了尺寸。
mos 存储单元

[发明专利]场效应晶体管制造方法-CN200910195617.2有效
发明人： 董耀旗;孔蔚然 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-09-07 - 公布日： 2011-04-13 - 主分类号： H01L21/336 文献下载
摘要：一种具有非对称栅介质层的场效应晶体管的制造方法，包括：提供半导体衬底；在半导体衬底上形成覆盖部分表面的掩膜层；对半导体衬底进行氮注入；去除所述掩膜层，在半导体衬底上通过高温热氧化法形成非对称的栅介质层；在非对称栅介质层表面形成栅电极；刻蚀部分栅电极以及栅介质层，形成栅极；在栅极两侧的半导体衬底内形成源极以及漏极。本发明通过氮注入使得半导体衬底表面不同区域在高温热氧化时，氧化硅生长速度不同，从而形成非对称的栅介质层。与现有技术相比，形成非对称栅介质层的过程仅需一次热氧化生长，并且减少使用掩膜、光刻的步骤，大幅简化工艺流程。
场效应晶体管制造方法

[发明专利]掩膜只读存储器-CN201019063036.3无效
发明人： 董耀旗 -专利权人：上海宏力半导体制造有限公司
申请日： 2010-02-05 - 公布日： 2010-08-11 - 主分类号： H01L27/112 文献下载
摘要：本发明公开了一种掩膜只读存储器，制作在掺杂阱中，其包括平行排布的多条位线以及垂直设置在所述多条位线上的多条字线，所述掩膜只读存储器具有多个存储单元，每一所述存储单元具有一导电沟道，所述导电沟道包括在所述掺杂阱中的两相邻位线之间的字线下方的区域，其中，所述导电沟道沿其延伸方向分成第一编码区和第二编码区，所述第一编码区和第二编码区通过是否进行离子注入来各实现一位二进制数据的存储。
只读存储器

[发明专利]一种非对称型MOSFET的制造方法-CN201019063037.8无效
发明人： 董耀旗 -专利权人：上海宏力半导体制造有限公司
申请日： 2010-02-05 - 公布日： 2010-08-11 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种非对称型MOSFET的制造方法，其包括：步骤1，提供基底，在所述基底上形成有栅极结构，在所述栅极结构周围的所述基底中通过轻掺杂漏极离子注入形成低浓度源极/漏极区域，且在所述栅极结构的两侧分别形成源极侧壁间隙和漏极侧壁间隙；步骤2，对所述源极侧壁间隙进行惰性气体离子注入；步骤3，利用湿法刻蚀工艺去除所述源极侧壁间隙；步骤4，在所述栅极结构和所述漏极侧壁间隙周围的所述基底中形成高浓度源极/漏极区域。
一种对称 mosfet 制造方法

[发明专利]垂直双极晶体管及其制造方法-CN200910197113.4无效
发明人： 董耀旗 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-10-13 - 公布日： 2010-04-07 - 主分类号： H01L21/331 文献下载
摘要：本发明公开一种垂直双极晶体管及其制造方法，该垂直双极晶体管包括一由CMOS晶体管的阱形成的集电极区域、一通过利用高压晶体管的高压轻掺杂漏极来形成的基极区域以及一于该基极区域表面由该CMOS晶体管源漏形成的发射极区域，本发明完全利用现有的CMOS工艺，不增加额外的工艺步骤，并且使用高压晶体管的高压LDD形成基极，由于高压LDD与阱形成的PN结的结深比源漏与LDD形成的PN结的结深略深，所以形成的垂直双极晶体管的基极具有非常薄的厚度，从而提高了双极晶体管的性能。
垂直双极晶体管及其制造方法

[发明专利]晶片刻蚀方法-CN200910196450.1有效
发明人： 董耀旗;孔蔚然;郭国超;徐爱斌 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-09-25 - 公布日： 2010-03-17 - 主分类号： H01L21/311 文献下载
摘要：本发明提供一种晶片刻蚀方法，晶片依次具有基底层、基础器件层和第二器件层，第二器件层和基础器件层之间采用氧化硅层隔开，并且第二器件层的外周以及未被第二器件层覆盖的基础器件层表面也覆盖有氧化硅层，所述方法包括以下步骤：对氧化硅层表面进行离子植入；对氧化硅层进行湿法刻蚀，停止在基础器件层上表面。本发明提出的方法，通过向氧化硅层定向注入离子，使得氧化硅表层结构疏松，刻蚀速率变快，侧壁由于没有注入离子，保持了原有的刻蚀速率，从而加快了刻蚀工序的时间，减少了氧化硅纵向侧壁侵蚀程度。
晶片刻蚀方法

[发明专利]场效应晶体管制造方法-CN200910196129.3有效
发明人： 董耀旗 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-09-22 - 公布日： 2010-03-17 - 主分类号： H01L21/336 文献下载
摘要：一种场效应晶体管制造方法，包括：提供半导体衬底，在所述衬底上形成第一介质层；在所述第一介质层上形成掩膜层，刻蚀所述掩膜层，暴露出部分所述第一介质层；进行重型离子注入，改变暴露出来的所述第一介质层的刻蚀速率；去除所述掩膜层，并基于所述第一介质层中不同的刻蚀速率，以湿法刻蚀在所述第一介质层中形成台阶；基于所获得的第一介质层台阶，形成非对称的栅介质层；在所述非对称栅介质层表面形成栅极，并在所述栅极一侧、靠近具有较大厚度的所述栅介质层的衬底内形成漏极，以及在所述栅极另一侧形成源极。本发明在形成非对称的栅介质层结构时，能使器件具有良好的可靠性和生产良率。
场效应晶体管制造方法

[发明专利]金属氧化物半导体场效应晶体管及其制造方法-CN200910055369.1无效
发明人： 董耀旗;孔蔚然 -专利权人：上海宏力半导体制造有限公司
申请日： 2009-07-24 - 公布日： 2010-02-24 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种金属氧化物半导体场效应晶体管及其制造方法，所述金属氧化物半导体场效应晶体管包括半导体衬底；凹槽，形成在所述半导体衬底中；轻掺杂漏极，形成在凹槽底部两侧下方的半导体衬底内；栅极，形成在凹槽中，且栅极底部与凹槽底面之间具有栅极介电层；源极和漏极，分别形成于所述凹槽两外侧的半导体衬底内，并分别与两侧的轻掺杂漏极相连；层间介质，覆盖住所述栅极、源极以及漏极区域，并填充栅极与源极、漏极之间形成的沟槽，所述栅极与源极、栅极与漏极之间的层间介质内形成有气隙。气隙内的介电常数接近于1，使得栅极与源极、栅极与漏极之间的电容大大降低，栅极上RC时延变小，电路速度得以大大提高。
金属氧化物半导体场效应晶体管及其制造方法

1
2
下一页»
尾页
共 28 条