“栅极区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果723397个，建议您升级VIP下载更多相关专利

[发明专利]LDMOSFET器件、制备方法以及芯片-CN202210218730.3有效
发明人：余山;赵东艳;王于波;陈燕宁;付振;刘芳;王凯;吴波;邓永峰;刘倩倩;郁文 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司
申请日： 2022-03-08 - 公布日： 2022-05-20 - 主分类号： H01L29/06 文献下载
摘要：该LDMOSFET器件，包括：栅极，形成在半导体衬底上方；源极区，形成在栅极的一侧处；漏极区，形成在栅极的另一侧处；以及隔离区，形成在栅极之下，位于源极区与漏极区之间，栅极包括多段相连的栅极结构，隔离区包括多段微隔离区；微隔离区与栅极结构一一对应；两段微隔离区之间形成有第一导电类型的间隔区。通过改进栅极和隔离区的结构，并在两段微隔离区之间形成第一导电类型的间隔区，微隔离区与改进后的栅极能够承受更大的电压，能降低导通电阻；第一导电类型的间隔区与漂移区之间形成PN结，能够提高击穿电压，同时降低了导通电阻
ldmosfet 器件制备方法以及芯片

[发明专利]半导体器件及其制备方法-CN202310828710.2在审
发明人：请求不公布姓名 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-11 - 公布日： 2023-09-15 - 主分类号： H10B12/00 文献下载
摘要：本申请提供一种半导体器件及其制备方法，基底，基底包括第一区域与第二区域；虚拟栅极图形与功能栅极图形，位于第二区域的基底上，虚拟栅极图形靠近第一区域，虚拟栅极图形包括第一部分栅极图形和第二部分栅极图形，虚拟栅极图形和功能栅极图形均包括栅极金属层，第一部分栅极图形中的栅极金属层的上表面低于第二部分栅极图形中的栅极金属层的上表面；介质层，位于第一区域的基底上，且位于虚拟栅极图形至第一区域之间的第二区域的基底上。
半导体器件及其制备方法

[发明专利]带静电放电保护二极管结构的功率晶体管及其制造方法-CN201610528260.5有效
发明人：李学会 -专利权人：深圳深爱半导体股份有限公司
申请日： 2016-07-06 - 公布日： 2022-11-18 - 主分类号： H01L21/336 文献下载
摘要：所述功率晶体管包括终端区、有源区、位于终端区与有源区之间的多晶硅栅极区，多晶硅栅极区与有源区中的多晶硅栅相分离，多晶硅栅极区包括栅极和栅极两侧的静电放电保护二极管结构，栅极和静电放电保护二极管结构的材质均为多晶硅，栅极两侧的静电放电保护二极管结构包括多个P型掺杂区和N型掺杂区，且P型掺杂区和N型掺杂区在第一方向上间隔排列，多晶硅栅极区两侧处于最外的N型掺杂区开设有第一接触孔，栅极开设有第二接触孔。本发明的多晶硅栅极区与有源区中的多晶硅栅相分离，形成一个独立的小岛结构，便于栅极通过第二接触孔引出与栅极金属连接，利于批量封装。
静电放电保护二极管结构功率晶体管及其制造方法

[实用新型]带静电放电保护二极管结构的功率晶体管-CN201620705988.6有效
发明人：李学会 -专利权人：深圳深爱半导体股份有限公司
申请日： 2016-07-06 - 公布日： 2017-02-22 - 主分类号： H01L29/78 文献下载
摘要：所述功率晶体管包括终端区、有源区、位于终端区与有源区之间的多晶硅栅极区，多晶硅栅极区与有源区中的多晶硅栅相分离，多晶硅栅极区包括栅极和栅极两侧的静电放电保护二极管结构，栅极和静电放电保护二极管结构的材质均为多晶硅，栅极两侧的静电放电保护二极管结构包括多个P型掺杂区和N型掺杂区，且P型掺杂区和N型掺杂区在第一方向上间隔排列，多晶硅栅极区两侧处于最外的N型掺杂区开设有第一接触孔，栅极开设有第二接触孔。本实用新型的多晶硅栅极区与有源区中的多晶硅栅相分离，形成一个独立的小岛结构，便于栅极通过第二接触孔引出与栅极金属连接，利于批量封装。
静电放电保护二极管结构功率晶体管

[发明专利]金属氧化物半导体场效应管版图结构-CN202310183759.7在审
发明人：王睿卿;高唯欢 -专利权人：上海华力集成电路制造有限公司
申请日： 2023-02-27 - 公布日： 2023-06-02 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种金属氧化物半导体场效应管版图结构，包括在第一方向上间隔设置的第一有源区和第二有源区；n个栅极，位于第一有源区和第二有源区上，所有的栅极沿第二方向相互平行排布，且每个栅极从第一有源区延伸至第二有源区上第一冗余栅极，位于n个栅极的一侧；第二冗余栅极，位于n个栅极的另一侧，并与第一冗余栅极相对设置。如此，通过合理的设置有源区、栅极和冗余栅极，相比现有技术，可以使得有源区的布局更加紧凑，从而减少有源区所占用的版图的面积，并减少了冗余栅极的数量。
金属氧化物半导体场效应版图结构

[发明专利]一种有机发光显示面板及有机发光显示装置-CN201811117774.7有效
发明人：马扬昭;彭涛;王永志 -专利权人：武汉天马微电子有限公司
申请日： 2018-09-21 - 公布日： 2020-11-13 - 主分类号： H01L27/32 文献下载
摘要：本发明实施例提供一种有机发光显示面板及有机发光显示装置，包括第一中空区、第二中空区、围绕第一中空区和第二中空区的显示区、像素单元、栅极线、数据线以及栅极连接线。显示区包括沿第一方向排列的第一显示区、第二显示区和第三显示区；栅极线包括第一栅极线、第二栅极线、第三栅极线。第一中空区和第二中空区不设置像素单元。栅极连接线围绕第一中空区边缘设置，且第一栅极线通过栅极连接线与第二栅极线电连接，栅极连接线与第三栅极线绝缘。本发明实施例提供的有机发光显示面板及有机发光显示装置，通过设置围绕第一中空区和第二中空区的显示区且仅在第一中空区边缘设置栅极连接线，提高了有机发光显示面板及有机发光显示装置的屏占比。
一种有机发光显示面板显示装置

[实用新型]晶体管结构-CN201821030367.8有效
发明人：周步康 -专利权人：长鑫存储技术有限公司
申请日： 2018-06-28 - 公布日： 2018-12-18 - 主分类号： H01L29/78 文献下载
摘要：本实用新型实施例公开了一种晶体管结构，包括：衬底，定义有源极区和漏极区；栅极氧化层，覆盖源极区和漏极区部分上表面及源极区和漏极区之间外露的衬底，栅极氧化层的厚度为大于等于2纳米小于等于5纳米；晶体管栅极，设置于栅极氧化层上且对准于衬底在源极区和漏极区之间外露的上表面，包括多晶导电结构、金属导电层，介电保护层；多晶导电结构包括：第一栅极导电硅层，形成在栅极氧化层之上且位于源极区和漏极区之间的间隔之上的位置处；第二栅极导电硅层，第一栅极导电硅层和栅极第二导电硅层导通；栅极的第一隔离氧化层，设置在第一栅极导电硅层和第二栅极导电硅层之间，栅极的第一隔离氧化层的厚度范围为大于0.01纳米小于1纳米。
导电硅层漏极区源极区栅极氧化层衬底隔离氧化层晶体管结构导电结构上表面外露多晶本实用新型介电保护层金属导电层晶体管栅极位置处导通对准覆盖

[发明专利]显示装置-CN202211386225.6在审
发明人：林仕伟;吴贞仪 -专利权人：友达光电股份有限公司
申请日： 2020-09-28 - 公布日： 2022-12-30 - 主分类号： G09G3/30 文献下载
摘要：一种显示装置，其包含基板、多条栅极线、驱动电路和多条辅助栅极线。基板具有一显示区。多条栅极线设于显示区，且分别与显示区的一第一边界平行。多条栅极线包含距离第一边界最远的一第一栅极线。驱动电路设置邻近显示区的第一边界。多条辅助栅极线设于显示区，多条辅助栅极线大体上垂直地连接多条栅极线且与显示区的一第二边界平行。多条辅助栅极线包含一第一辅助栅极线和至少一辅助栅极线。第一辅助栅极线用以将第一栅极线连接至驱动电路。至少一辅助栅极线设置于第二边界与第一辅助栅极线之间。
显示装置

[发明专利]显示装置-CN202011040531.5有效
发明人：林仕伟;吴贞仪 -专利权人：友达光电股份有限公司
申请日： 2020-09-28 - 公布日： 2022-11-29 - 主分类号： G09G3/20 文献下载
摘要：一种显示装置，其包含基板、多条栅极线、驱动电路和多条辅助栅极线。基板具有一显示区。多条栅极线设于显示区，且分别与显示区的一第一边界平行。多条栅极线包含距离第一边界最远的一第一栅极线。驱动电路设置邻近显示区的第一边界。多条辅助栅极线设于显示区，多条辅助栅极线大体上垂直地连接多条栅极线且与显示区的一第二边界平行。多条辅助栅极线包含一第一辅助栅极线和至少一辅助栅极线。第一辅助栅极线用以将第一栅极线连接至驱动电路。至少一辅助栅极线设置于第二边界与第一辅助栅极线之间。
显示装置

[实用新型]一种标准单元版图结构与芯片版图结构-CN202223118287.7有效
发明人：张彤 -专利权人：瑶芯微电子科技（上海）有限公司
申请日： 2022-11-23 - 公布日： 2023-06-06 - 主分类号： H05K1/02 文献下载
摘要：本实用新型提供一种标准单元版图结构及芯片版图结构，该标准单元版图结构包括：公共栅极区及在Y方向位于公共栅极区两侧的第一栅极区和第二栅极区，在X方向位于第一栅极区两侧的第一源极区和第一漏极区，在X方向位于第二栅极区两侧的第二源极区和第二漏极区，位于第一漏极区和第二漏极区上方与第一漏极区和第二漏极区电连接的金属输出端，在X方向上凸出于公共栅极区的栅极输入端及与栅极输入端电连接的金属输入端。本实用新型在版图结构的栅极连接处不打孔处理，通过栅极输入端避免打孔限制走线方向，增加走线灵活性，并且金属输出端和金属输入端采用第一平面金属层即可，无需设置两层金属层，能够节省版图面积，且能够降低制作成本
一种标准单元版图结构芯片

[发明专利]晶体管、半导体器件以及半导体模块-CN201310108221.6有效
发明人：许基宰;山田悟;林濬熙;张成豪 -专利权人：三星电子株式会社
申请日： 2013-03-29 - 公布日： 2017-08-25 - 主分类号： H01L29/10 文献下载
摘要：所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
晶体管半导体器件以及半导体模块

[发明专利]晶体管、半导体器件以及半导体模块-CN201710696917.3有效
发明人：许基宰;山田悟;林濬熙;张成豪 -专利权人：三星电子株式会社
申请日： 2013-03-29 - 公布日： 2021-05-18 - 主分类号： H01L29/417 文献下载
摘要：所述半导体器件包括衬底中的场区，并且场区限定了有源区。第一源极/漏极区和第二源极/漏极区处于有源区中。栅极沟槽处于第一源极/漏极区和第二源极/漏极区之间，并且处于有源区和场区中。栅极结构处于栅极沟槽内。栅极结构包括栅极电极、栅极电极上的绝缘栅极加盖图案、栅极电极与有源区之间的栅极电介质以及绝缘栅极加盖图案与有源区之间的含金属绝缘材料层。
晶体管半导体器件以及半导体模块

[发明专利]一种集成四种MOSFET的RC-LIGBT器件-CN202210506312.4在审
发明人：陈伟中;魏子凯;林徐葳;秦海峰 -专利权人：重庆邮电大学
申请日： 2022-05-10 - 公布日： 2022-09-09 - 主分类号： H01L27/07 文献下载
摘要：该器件包括阴极P+区、阴极N+区、阴极P‑well区、漂移区、埋氧层、衬底、阳极P+区、阳极P‑well区、阳极N‑buffer区、普通MOS金属栅极、普通MOS栅极氧化层、阳极N+区、阳极浮空N+区、沟道MOS金属栅极、阳极辅助MOS金属栅极、阳极浮空MOS金属栅极、沟道MOS栅极氧化层、阳极辅助MOS栅极氧化层和阳极浮空MOS栅极氧化层。
一种集成 mosfet rc ligbt 器件

[发明专利]半导体结构的形成方法-CN201610599893.5有效
发明人：沈思杰 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2016-07-27 - 公布日： 2019-06-07 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括存储区和外围区；在所述存储区和外围区衬底上形成栅极层；在所述外围区衬底上和部分所述存储区栅极层上形成第一图形层；以所述第一图形层为掩膜，对所述存储区栅极层进行刻蚀，在存储区栅极层中形成隔离凹槽；去除所述第一图形层；在所述存储区栅极层上形成第二图形层；以所述第二图形层为掩膜，去除外围区衬底上的栅极层；去除所述第二图形层；去除外围区衬底上的栅极层之后，在所述外围区形成外围器件结构；形成连接所述隔离凹槽侧壁栅极层的插塞。所述形成方法能够改善形成的插塞与所述隔离凹槽侧壁栅极层的连接，进而改善所述插塞与栅极层之间的电性能。
半导体结构形成方法

[发明专利]反熔丝型一次编程的记忆胞及其相关的阵列结构-CN201610248436.1有效
发明人：翁伟哲;吴孟益 -专利权人：力旺电子股份有限公司
申请日： 2016-04-20 - 公布日： 2019-06-28 - 主分类号： H01L27/112 文献下载
摘要：形成于一井区的一第一掺杂区、一第二掺杂区、一第三掺杂区与一第四掺杂区。一栅极氧化层，覆盖于该井区的该表面。一第一栅极，形成于该第一掺杂区与该第二掺杂区之间的该栅极氧化层上，其中该第一栅极连接至一字线。一第二栅极，形成于该第二掺杂区与该第三掺杂区之间的该栅极氧化层上，其中该第二栅极连接至一反熔丝控制线。一第三栅极，形成于该第三掺杂区与该第四掺杂区之间的该栅极氧化层上，其中该第三栅极连接至一隔离控制线。
反熔丝型一次编程记忆及其相关阵列结构