“栅极区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果723397个，建议您升级VIP下载更多相关专利

[发明专利]一种纵向DMOS器件-CN201510246431.0在审
发明人：崔永明;张干;王建全;王作义;彭彪 -专利权人：四川广义微电子股份有限公司
申请日： 2015-05-15 - 公布日： 2015-09-09 - 主分类号： H01L29/78 文献下载
摘要：一种纵向DMOS芯片，包括纵向DMOS器件，所述纵向DMOS器件包括A型漏区，位于A型漏区上方的B型漂移区，所述漂移区内有纵向栅极，所述纵向栅极侧壁和底部被纵向栅极绝缘层包围；所述纵向栅极绝缘层外侧设置有B型体区，所述B型体区远离纵向栅极绝缘层的一侧设置有A型源区，所述B型体区深度浅于纵向栅极深度，体区上方设置有横向栅极绝缘层，所述横向栅极绝缘层上方设置有横向栅极；所述漂移区掺杂浓度低于体区，所述A型、
一种纵向 dmos 器件

[发明专利]半导体结构及其形成方法-CN201910577101.8在审
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-06-28 - 公布日： 2020-12-29 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的栅极结构、位于栅极结构两侧衬底中的源漏掺杂区以及位于源漏掺杂区上的层间介质层；其中，衬底包括器件区和隔离区，位于器件区上的栅极结构作为器件栅极结构，位于隔离区上的栅极结构为伪栅极结构；刻蚀伪栅极结构和伪栅极结构下方源漏掺杂区之间的衬底，形成开口；在开口中形成隔离层和位于隔离层上的应力介电层；应力介电层对源漏掺杂区的压应力大于隔离层对源漏掺杂区的压应力在半导体结构工作时，应力介电层能够对源漏掺杂区产生应力，源漏掺杂区能够给器件栅极结构下方的沟道提供应力，从而提高沟道中载流子迁移速率，进而提高半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]一种显示面板和显示装置-CN202210763989.6在审
发明人：贾琼;唐韬;王玉青 -专利权人：昆山国显光电有限公司
申请日： 2022-06-29 - 公布日： 2022-09-02 - 主分类号： G09G3/32 文献下载
摘要：显示面板包括非折叠区和折叠区，非折叠区与折叠区相邻设置，显示面板参照折叠区进行折叠；以及，显示面板包括多条数据线、多条栅极线和多个栅极驱动单元；多条数据线均沿列方向延伸，多条栅极线均沿行方向延伸，栅极线与数据线交叉限定出子像素所在的区域，多个栅极驱动单元沿列方向依次排布，栅极驱动单元与对应的栅极线连接，栅极线与子像素的像素驱动电路连接。基于此，通过将位于折叠区的栅极驱动单元的一部分元器件设置于非折叠区，使得折叠区的元器件的数量适当地减小，由此降低了折叠区的应力集中，从而降低了折叠区电路电性改变及电路走线断裂的可能性，进而提升了显示面板的显示效果
一种显示面板显示装置

[发明专利]半导体结构及其形成方法-CN202110254332.2在审
发明人：蔡巧明;马丽莎 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2021-03-09 - 公布日： 2022-09-13 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成覆盖第一器件区的基底的栅氧化层；在基底上形成多晶硅栅极材料，覆盖栅氧化层；在配置区的多晶硅栅极材料中形成边缘凹槽；图形化多晶硅栅极材料以及刻蚀边缘凹槽下方的栅氧化层，保留位于栅极区的多晶硅栅极材料以及位于第二器件区的部分多晶硅栅极材料作为多晶硅栅极；在配置区内形成第一源漏掺杂区；在第一源漏掺杂区和第二源漏掺杂区的顶面形成源漏硅化物层。边缘凹槽用于减小位于配置区上方的多晶硅栅极材料厚度，使得位于配置区的栅氧化层能够在图形化多晶硅栅极材料的步骤中被刻蚀减薄或被去除，有利于防止较厚的栅氧化层对形成第一源漏掺杂区和形成源漏硅化物层的过程产生不良影响
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202110864522.6在审
发明人：汪涵 -专利权人：北方集成电路技术创新中心（北京）有限公司
申请日： 2021-07-29 - 公布日： 2023-02-03 - 主分类号： H01L27/092 文献下载
摘要：一种半导体结构及其形成方法，其中结构包括衬底，衬底，衬底包括相邻的第一区和第二区；分别位于第一区和第二区上的若干沟道层；位于相邻沟道层之间的侧墙；位于堆叠的若干沟道层两侧的源漏掺杂层；位于衬底上的栅极结构，栅极结构包围若干沟道层，且栅极结构横跨第一区和第二区；位于衬底上的介质层，介质层覆盖栅极结构的侧壁，且介质层的顶部表面高于栅极结构的顶部表面，以使得在介质层内具有导电开口，导电开口暴露出栅极结构的顶部表面；位于导电开口内的导电层，导电层连接位于第一区和第二区上的栅极结构。通过该半导体结构能够简化位于第一区上的栅极结构和位于第二区上的栅极结构之间的电连接结构，进而简化工艺步骤，降低工艺难度。
半导体结构及其形成方法

[实用新型]一种非对称沟槽型碳化硅MOSFET-CN202222048995.1有效
发明人：张瑜洁;张长沙;李佳帅;何佳 -专利权人：浏阳泰科天润半导体技术有限公司
申请日： 2022-08-05 - 公布日： 2023-01-03 - 主分类号： H01L29/06 文献下载
摘要：本实用新型提供了一种非对称沟槽型碳化硅MOSFET，包括碳化硅衬底，漂移层，所述漂移层设于所述碳化硅衬底上侧面，所述漂移层上设有沟槽，所述沟槽内设有掩蔽层以及导电区；夹断区，所述夹断区设于所述漂移层上侧面，且所述夹断区底面连接至所述导电区以及掩蔽层，夹断区内设有栅极绝缘层，所述栅极绝缘层底面连接至所述掩蔽层，所述夹断区上设有源区，所述源区的侧面连接至所述栅极绝缘层的一侧面；栅极，所述栅极设于所述栅极绝缘层内；源极金属层，所述源极金属层连接至所述夹断区以及源区；栅极金属层，所述栅极金属层连接至所述栅极；以及，漏极金属层，所述漏极金属层连接至碳化硅衬底的下侧面，提高器件开关速度，降低导通电阻。
一种对称沟槽碳化硅 mosfet

[发明专利]移位缓存器、栅极驱动电路及具有倍帧频率的液晶显示器-CN200710188134.0有效
发明人：杜明鸿;杨智翔 -专利权人：友达光电股份有限公司
申请日： 2007-11-09 - 公布日： 2008-03-19 - 主分类号： G11C19/00 文献下载
摘要：本发明公开一种移位缓存器、双向传输的栅极驱动电路及具有倍帧频率的液晶显示器。该液晶显示器包含一具有c条栅极线的上显示区、一具有d条栅极线的下显示区及一栅极驱动电路。该栅极驱动电路包含一第一移位缓存器，耦接于该上显示区的对应的x条栅极线，用以提供对应的栅极驱动信号；一第二移位缓存器，耦接于该下显示区的对应的y条栅极线，用以提供对应的栅极驱动信号；及一第三移位缓存器，耦接于该上显示区的对应的(c－x)条栅极线与该下显示区的对应的(d－y)条栅极线，用以提供对应的栅极驱动信号，其中c、d、x、y为大于1的正整数，而且1＜x＜c，1＜y＜d。
移位缓存栅极驱动电路具有帧频液晶显示器

[发明专利]一种半导体器件、阵列基板、显示面板和显示装置-CN202310179675.6在审
发明人：张少虎;陈方;秦旭;许传志 -专利权人：昆山国显光电有限公司
申请日： 2023-02-28 - 公布日： 2023-05-23 - 主分类号： H01L29/423 文献下载
摘要：本公开了一种半导体器件、阵列基板、显示面板和显示装置，半导体器件包括层叠设置的有源层、栅极绝缘层和至少一个栅极，有源层包括至少一个沟道区、源区和漏区，源区和漏区相对设置在沟道区的两侧，栅极和沟道区相对设置在栅极绝缘层的两侧，栅极包括相连接的第一栅极部和第二栅极部，第一栅极部沿第一方向延伸，第二栅极部沿第二方向延伸，第一方向和第二方向相交，从而可以通过增设第二方向上的第二栅极部，来减小第一方向上占用尺寸，其中，第一方向可以是边框区的宽度方向，进而可以进一步减小半导体器件在第一方向即边框区宽度方向上的长度，进一步实现边框区的窄化。
一种半导体器件阵列显示面板显示装置

[发明专利]非易失性存储器的形成方法-CN202111344598.2有效
发明人：郭伟;曹秉霞 -专利权人：广州粤芯半导体技术有限公司
申请日： 2021-11-15 - 公布日： 2022-02-22 - 主分类号： H01L27/11517 文献下载
摘要：本发明提供了一种非易失性存储器的形成方法，包括：在衬底内依次形成低压阱区、高压阱区和cell区；在高压阱区和cell区的衬底上形成图案化的第一多晶硅层；在图案化的第一多晶硅层上形成ONO层；在低压阱区的衬底上和ONO层上形成第二多晶硅层；依次刻蚀高压阱区和cell区上的第二多晶硅层、ONO层和图案化的第一多晶硅层，以形成第二栅极、栅间介质层和第一栅极，第二栅极、栅间介质层和第一栅极均为柱状结构并均对齐，且横截面积均相同；刻蚀低压阱区的衬底上的第二多晶硅层形成第三栅极，去除高压阱区上的第二栅极和栅间介质层露出第一栅极；在第三栅极的表面、第一栅极的表面和第二栅极的表面均形成接触孔。
非易失性存储器形成方法

[实用新型]半导体器件-CN201821492472.3有效
发明人：不公告发明人 -专利权人：长鑫存储技术有限公司
申请日： 2018-09-11 - 公布日： 2019-03-26 - 主分类号： H01L27/108 文献下载
摘要：本实用新型提供一种半导体器件，包括：基底，基底包含第一区域与第二区域，第一区域与第二区域交界处具有第一边界，相互分隔的虚拟栅极图形与功能栅极图形，位于第二区域的基底上，且虚拟栅极图形靠近第一区域，虚拟栅极图形的栅极多晶硅层靠近第一区域的一侧具有一第二边界，虚拟栅极图形的栅极金属层和栅极保护层覆盖栅极多晶硅层并延伸至第二边界与第一边界之间，即一部分虚拟栅极图形位于第一边界与第二边界之间，与现有技术中位于第二边界远离第一边界一侧的虚拟栅极图形相比，所述虚拟栅极图形更加靠近第一区域，从而节省了第二区域的面积，增加了集成电路密集度，提高了半导体器件的面积利用率。
虚拟栅极图形第一区域第二区域半导体器件基底栅极多晶硅层本实用新型面积利用率栅极保护层栅极金属层栅极图形交界处密集度分隔集成电路延伸覆盖

[发明专利]金属氧化物半导体场效晶体管布局及结构-CN201010281515.5无效
发明人：余仲哲;彭国伟;李立民 -专利权人：登丰微电子股份有限公司
申请日： 2010-09-13 - 公布日： 2012-04-04 - 主分类号： H01L27/02 文献下载
摘要：本发明提供了一种金属氧化物半导体场效晶体管布局及结构，其中金属氧化物半导体场效晶体管布局包含一漏极区、一栅极区、一源极区及一基极区。栅极区位于漏极区的外侧并邻接漏极区。源极区具多个源极区块，位于栅极区的外侧并邻接栅极区，源极区块之中任两相邻的源极区块之间有一源极空白区域。基极区具有至少两基极部，分别位于源极空白区域，并邻接栅极区。
金属氧化物半导体晶体管布局结构

[发明专利]一种半导体器件及其制作方法、家用电器-CN202010838099.8在审
发明人：周海佳 -专利权人：广东美的白色家电技术创新中心有限公司;美的集团股份有限公司
申请日： 2020-08-19 - 公布日： 2020-12-01 - 主分类号： H01L29/739 文献下载
摘要：本申请公开了一种半导体器件及其制作方法、家用电器，该半导体器件包括N+型发射极区、P型基区、电子存储层、N型漂移区、N型缓冲区和P+型集电极区，以及贯穿N+型发射极区、P型基区和部分N型漂移区的第一栅极和第二栅极；第三栅极，间隔设置于所述第一栅极远离所述第二栅极的一侧，且贯穿所述N+型发射极区、P型基区和部分所述N型漂移区；第四栅极，间隔设置于所述第二栅极远离所述第一栅极的一侧，且贯穿所述N+型发射极区、P型基区和部分所述N型漂移区。
一种半导体器件及其制作方法家用电器

[发明专利]金属氧化物半导体场效应管、制造方法及电子设备-CN202011140773.1在审
发明人：尹炅一;吴容哲;刘金彪;杨涛;贺晓彬;丁明正;王垚 -专利权人：中国科学院微电子研究所;真芯（北京）半导体有限责任公司
申请日： 2020-10-22 - 公布日： 2022-04-22 - 主分类号： H01L29/78 文献下载
摘要：该金属氧化物半导体场效应管包括：有源区；隔离结构，分别位于所述有源区的两侧；栅极氧化物层，位于所述有源区上；所述栅极氧化物层的两侧分别与所述有源区两侧的隔离结构相接触；栅极层，位于所述隔离结构和所述栅极氧化物层上；所述有源区的上部两侧分别形成有两个栅极非重叠区；所述栅极非重叠区为所述隔离结构所覆盖。本申请的金属氧化物半导体场效应管，有源区的上部两侧分别具有两个栅极非重叠区，栅极非重叠区能够有效消除浅沟槽结构所产生的寄生晶体管现象，能更大程度地减少阈下驼峰现象。
金属氧化物半导体场效应制造方法电子设备

[发明专利]半导体结构及其形成方法-CN202010519750.5在审
发明人：蔡巧明;张云香 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2020-06-09 - 公布日： 2021-12-10 - 主分类号： H01L21/28 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括第一区域和第二区域；形成位于第一区域基底上的多晶硅栅极、位于第二区域基底上的金属栅极、以及位于多晶硅栅极和金属栅极侧部基底上的层间介质层；在第二区域的层间介质层上形成覆盖金属栅极的保护层，保护层露出多晶硅栅极；在多晶硅栅极的顶面形成栅极硅化物层。栅极硅化物层形成在多晶硅栅极的顶面，有利于增加栅极接触孔插塞与多晶硅栅极之间的粘附性以及降低栅极接触孔插塞与多晶硅栅极之间的接触电阻；保护层能够对金属栅极起到保护的作用，有利于降低金属栅极受损的几率以及减小形成栅极硅化物层的过程对金属栅极的影响
半导体结构及其形成方法

[发明专利]薄膜晶体管、阵列基板及其制造方法和显示装置-CN201711026420.7在审
发明人：薛进进;史大为;徐海峰;杨璐;王文涛;闫雷;姚磊;闫芳;司晓文 -专利权人：京东方科技集团股份有限公司;鄂尔多斯市源盛光电有限责任公司
申请日： 2017-10-27 - 公布日： 2018-02-27 - 主分类号： H01L29/786 文献下载
摘要：一种薄膜晶体管、阵列基板及其制造方法和显示装置，该薄膜晶体管包括有源层、栅极、第一源漏极和第二源漏极。有源层包括彼此并列的第一沟道区和第二沟道区、位于第一沟道区和第二沟道区之间的第一源漏区、经第一沟道区或第二沟道区与第一源漏区相对的第二源漏区；栅极包括第一栅极和第二栅极，第一栅极和第二栅极分别与第一沟道区和第二沟道区交叠；第一源漏极和第二源漏极分别与有源层的第一源漏区和第二源漏区电连接。
薄膜晶体管阵列及其制造方法显示装置