“栅极区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果723397个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN202011332682.8在审
发明人：蔡巧明 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2020-11-24 - 公布日： 2022-05-27 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括用于形成第一器件的第一器件区和用于形成第二器件的第二器件区，第一器件的沟道长度大于第二器件的沟道长度；在基底上形成多晶硅栅极层，第一器件区的多晶硅栅极层包括底部多晶硅栅极层和凸出于底部多晶硅栅极层的多个顶部多晶硅栅极层；在多晶硅栅极层侧部的基底上形成层间介质层，层间介质层还覆盖底部多晶硅栅极层，并露出第二器件区的多晶硅栅极层顶部；去除第二器件区的多晶硅栅极层形成栅极开口；在栅极开口中形成金属栅极层。本发明在第一器件区形成指状的多晶硅栅极层，从而在形成金属栅极层的过程中，有利于改善第一器件区的多晶硅栅极层的顶面凹陷问题。
半导体结构及其形成方法

[发明专利]非挥发存储器及其制造方法-CN200510109674.6无效
发明人：田喜锡;尹胜范;韩晶昱 -专利权人：三星电子株式会社
申请日： 2005-09-19 - 公布日： 2006-06-28 - 主分类号： H01L27/115 文献下载
摘要：在一个实施例中，半导体器件包括具有第一结区和第二结区的半导体基板。在该基板上设置绝缘的浮置栅极。该浮置栅极至少与第一结区部分交叠。在浮置栅极上设置绝缘的编程栅极。编程栅极具有弯曲的上表面。半导体器件还包括设置在基板上并靠近浮置栅极的绝缘的擦除栅极。该擦除栅极与第二结区部分交叠。
挥发存储器及其制造方法

[发明专利]半导体功率器件及其制备方法-CN201710619937.0有效
发明人：朱辉;肖秀光;吴海平 -专利权人：比亚迪半导体股份有限公司
申请日： 2017-07-26 - 公布日： 2022-09-16 - 主分类号： H01L29/40 文献下载
摘要：本发明提供了半导体功率器件及其制备方法，该器件包括：衬底；位于衬底中，且靠近衬底的上表面设置的阱区；位于阱区中，且靠近衬底的上表面设置的源区；位于衬底的上表面的栅极氧化层；位于栅极氧化层的上表面的栅极；位于栅极的上表面的栅极保护层；位于栅极保护层的上表面的接触电极；位于源区、栅极氧化层、栅极、栅极保护层和接触电极之间的侧墙，该侧墙包括位于栅极氧化层上表面且覆盖栅极和栅极保护层侧壁的第一侧墙；位于源区上表面，且覆盖栅极氧化层、第一侧墙和接触电极侧壁、并与源区和接触电极电连接的第二侧墙，其中，第一侧墙由绝缘材料形成，第二侧墙由导电材料形成。该器件可实现较小元胞尺寸，较高稳定性，并且大大降低了源区接触电阻和导通时源区的长度。
半导体功率器件及其制备方法

[发明专利]自对准的沟槽型金属氧化物半导体场效应晶体管及其制造方法-CN200880010001.7有效
发明人：李健;陈国英;凯尔·特里尔 -专利权人：威世硅尼克斯公司
申请日： 2008-03-31 - 公布日： 2010-03-03 - 主分类号： H01L29/78 文献下载
摘要：根据一个实施方式的沟槽型金属氧化物半导体场效应晶体管(MOSFET)包括：漏极区，设置在所述漏极区之上的多个栅极区，每一个分别设置在所述多个栅极区的每一个的外围附近的多个栅极绝缘区，设置在所述多个栅极绝缘区之间的凹陷台面内的多个源极区，设置在所述多个栅极绝缘区之间的凹陷台面内并且在所述多个源极区和所述漏极区之间的多个主体区。
对准沟槽金属氧化物半导体场效应晶体管及其制造方法

[发明专利]单层多晶硅非易失性存储器元件-CN201710078633.8有效
发明人：陈冠勋;罗明山;苏婷婷 -专利权人：力旺电子股份有限公司
申请日： 2017-02-14 - 公布日： 2021-04-20 - 主分类号： H01L27/115 文献下载
摘要：本发明公开了一种单层多晶硅非易失性存储单元，包含选择晶体管及串接选择晶体管的浮置栅极晶体管。选择晶体管包含一选择栅极、一选择栅极氧化层、一源极掺杂区、一第一轻掺杂漏极区，接合源极掺杂区、一共享掺杂区，以及一第二轻掺杂漏极区，接合共享掺杂区。浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层、共享掺杂区、一第三轻掺杂漏极区，接合共享掺杂区，以及一漏极掺杂区，与共享掺杂区间隔开。一漏极侧延伸修正区，位于浮置栅极晶体管的一间隙壁下方，且接近漏极掺杂区。
单层多晶非易失性存储器元件

[发明专利]一种非对称双栅无结场效应晶体管-CN201610332888.8有效
发明人：王颖;孙玲玲;唐琰;曹菲 -专利权人：杭州电子科技大学
申请日： 2016-05-19 - 公布日： 2018-12-25 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种新型非对称双栅无结场效应晶体管，包括顶部栅极、底部栅极、源区、漏区、栅介质层、沟道重叠区、沟道非重叠区；其中，所述顶部栅极与底部栅极位于沟道上下位置，并且为非对称结构；顶部栅极与底部栅极存在重叠区域沟道重叠区；沟道重叠区位于沟道非重叠区之间，源区、漏区位于沟道非重叠区的两侧，顶部栅极与沟道之间、底部栅极与沟道之间分别设有栅介质层。本发明利用非对称栅极结构，在器件开启时可以拥有更小的沟道长度，而在关闭时拥有较长的沟道长度。这样的结构特点可以保证新型器件在关闭时拥有更好的关闭电流，以及更大的栅极控制能力。
一种新型对称双栅无结场效应晶体管

[发明专利]一种阵列基板和车载显示装置-CN201910865107.5有效
发明人：陈琳;杨成绍;马涛;王登峰;唐文浩 -专利权人：合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司
申请日： 2019-09-12 - 公布日： 2022-04-05 - 主分类号： G02F1/1362 文献下载
摘要：所述阵列基板的所述第一晶体管包括：配置为与像素电极连接的源极、漏极、栅极、以及与所述栅极连接的补偿栅极，所述源极与所述栅极的交叠区和所述源极与所述补偿栅极的交叠区之和为第一交叠区；所述第二晶体管包括：配置为与像素电极连接的源极、漏极、栅极、以及与所述栅极连接的补偿栅极，所述源极与所述栅极的交叠区和所述源极与所述补偿栅极的交叠区之和为第二交叠区；所述第一交叠区和所述第二交叠区的面积相等。
一种阵列车载显示装置

[发明专利]一种新型集成栅极电阻的IGBT结构-CN202311055227.1在审
发明人：訾彤彤;袁雄 -专利权人：合肥阿基米德电子科技有限公司
申请日： 2023-08-22 - 公布日： 2023-09-19 - 主分类号： H01L29/739 文献下载
摘要：本发明公开一种新型集成栅极电阻的IGBT结构，涉及IGBT结构技术领域，包括栅极金属、栅极电阻和元胞区，元胞区内具有多晶硅栅，栅极电阻位于栅极金属与多晶硅栅之间，栅极金属与栅极电阻之间、栅极电阻与元胞区之间均设置有电介质层，电介质层中设置有用于连接栅极金属和栅极电阻的第一接触孔，以及用于连接栅极电阻和多晶硅栅的第二接触孔；本发明中两层金属结构间隔设置在元胞区的上方，栅极电阻与元胞区不在一个平面上，可以有效降低芯片面积；本发明中栅极金属、栅极电阻和元胞区自上而下依次垂直设置，电流纵向传递，使得电流密度增加，可以提高芯片性能。
一种新型集成栅极电阻 igbt 结构

[发明专利]闪存存储器及其制造方法-CN201410794626.4有效
发明人：宋达;黄明山 -专利权人：力晶科技股份有限公司
申请日： 2014-12-18 - 公布日： 2018-09-11 - 主分类号： H01L27/11524 文献下载
摘要：本发明公开一种闪存存储器及其制造方法，该闪存存储器包括堆叠栅极结构、第一掺杂区与第二掺杂区、选择栅极以及栅介电层。堆叠栅极结构设置于基底上，堆叠栅极结构从基底起依序包括穿隧介电层、浮置栅极、栅间介电层以及控制栅极。第一掺杂区与第二掺杂区分别设置于堆叠栅极结构两侧的基底中。选择栅极设置于堆叠栅极结构下方的基底中的沟槽内，且选择栅极邻近第一掺杂区并与第二掺杂区相距一距离。栅介电层设置于选择栅极与基底之间。穿隧介电层设置于浮置栅极与选择栅极之间以及于浮置栅极与基底之间。
闪存存储器及其制造方法

[发明专利]半导体结构及其形成方法-CN202010363162.7在审
发明人：王虎;张炜虎;王珊珊 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-04-30 - 公布日： 2021-11-02 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成初始栅极，覆盖第二区域且延伸覆盖部分的第一区域；在初始栅极一侧的第一区域中形成漏区；形成保形覆盖漏区、初始栅极顶面和侧壁以及基底表面的保护膜；去除第二区域的部分宽度保护膜和初始栅极，形成保护层、栅极以及由栅极侧壁与第二区域的部分宽度基底围成的开口，栅极覆盖第二区域与第一区域的交界处；对开口下方的基底进行第一掺杂形成体区；对开口下方的基底进行第二掺杂形成掺杂区，包括牺牲掺杂区、位于牺牲掺杂区和栅极之间的源区；以保护层为掩膜刻蚀牺牲掺杂区和牺牲掺杂区下方的部分厚度基底，在体区中形成沟槽，沟槽的侧壁暴露出源区。
半导体结构及其形成方法

[发明专利]高电子迁移率晶体管-CN202210047021.3在审
发明人：黄瑄珪;吴在浚;金钟燮 -专利权人：三星电子株式会社
申请日： 2022-01-14 - 公布日： 2022-11-22 - 主分类号： H01L29/06 文献下载
摘要：一种高电子迁移率晶体管(HEMT)包括在其中形成沟道的有源区和围绕有源区的场区。HEMT可以包括：沟道层；阻挡层，在沟道层上并被配置为在沟道层中感应二维电子气(2DEG)；在有源区中在阻挡层上的源极和漏极；以及在阻挡层上的栅极。栅极可以在阻挡层上从有源区突出到场区。栅极可以包括第一栅极和第二栅极。第一栅极可以在有源区中，第二栅极可以在有源区和场区之间的边界区中。第二栅极的功函数可以不同于第一栅极的功函数。
电子迁移率晶体管

[发明专利]电子装置、显示装置、图像显示系统及其制造方法-CN200710129950.4有效
发明人：森本佳宏;李浔裕 -专利权人：统宝光电股份有限公司
申请日： 2007-07-20 - 公布日： 2008-01-23 - 主分类号： H01L27/12 文献下载
摘要：本发明揭示一种图像显示系统，包括薄膜晶体管(TFT)装置，其具有第一及第二有源层，分别设置于驱动电路区及像素区的基底上。第一及第二有源层各包括沟道区、源极/漏极区、及形成于其间的轻掺杂区。两栅极结构分别设置于第一及第二有源层上。每一栅极结构包括堆迭的第一及第二栅极介电层及具有一栅极长度的栅极层，第二栅极介电层具有一长度小于第一栅极介电层而大于栅极层的栅极长度。第一有源层的轻掺杂区具有一有效长度不同于第二有源层的轻掺杂区。
电子装置显示装置图像显示系统及其制造方法

[发明专利]超薄体晶体管及其制作方法-CN201010257023.2有效
发明人：梁擎擎;钟汇才;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-08-18 - 公布日： 2012-03-14 - 主分类号： H01L29/786 文献下载
摘要：所述超薄体晶体管包括：半导体衬底、所述半导体衬底上的栅极结构以及栅极结构两侧半导体衬底中的源区与漏区，其中，所述栅极结构包括栅介电层、嵌于栅介电层中的栅极以及栅极两侧的侧壁；所述超薄体晶体管还包括：依次位于所述栅极结构下方阱区中的体区与埋层绝缘区，其中，所述体区与埋层绝缘区的两端分别连接源区与漏区，所述体区下方的埋层绝缘区将体区与阱区的其余区域相隔离。而本发明的超薄体晶体管制作方法结合栅极替换工艺，使埋层绝缘区的形成自对准于栅极，降低了侧壁下的寄生电阻。
超薄晶体管及其制作方法

[发明专利]一种超结MOSFET及其制作方法-CN202210356421.2在审
发明人：李平;马荣耀 -专利权人：华润微电子（重庆）有限公司
申请日： 2022-03-30 - 公布日： 2023-10-24 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种超结MOSFET及其制作方法，该超结MOSFET包括衬底、缓冲区、第一导电类型柱、第二导电类型柱、体区、源区、体接触区、栅极结构、源极及漏极，其中，缓冲区堆叠于衬底的上方；第一导电类型柱及第二导电类型并列邻接于缓冲区的上表面；体区堆叠于第二导电类型柱上；源区与体接触区邻接且均位于体区的上表层；栅极结构包括栅介质层、第一栅极及位于第一栅极两侧的第二栅极，源极覆盖器件的上表面，漏极覆盖衬底的底面。本发明通过对栅极结构的设计，第一导电类型的第一栅极及至少包括第二导电类型掺杂区的第二栅极代替栅极，降低了漏源电压较低时的米勒电容，不改变漏源电压较高时的米勒电容，且器件的导通电阻不变。
一种 mosfet 及其制作方法

[发明专利]改善有源区边界处的栅极拐角的方法-CN201610704771.8有效
发明人：顾婷婷;何大权;魏芳;朱骏;吕煜坤;张旭升 -专利权人：上海华力微电子有限公司
申请日： 2016-08-22 - 公布日： 2019-02-01 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种改善有源区边界处的栅极拐角的方法，包括：判断栅极区和有源区的交接处是否存在拐角，判断非栅极区的多晶硅与有源区的平行距离是否在所设定的安全范围内；判断非栅极区的多晶硅尺寸是否在所设定的设计规则数值范围之内或小于所设定的设计规则数值范围；选择非栅极区的多晶硅图形为需修正的第二图形；判断需修正的第二图形的远离栅极区的边界到与该边界最近的图形边界的距离是否在所设定的修正空间之内；将需修正的第二图形的远离栅极区的边界向远离栅极区的方向移动；引入控制栅极区边缘圆弧外倾的修正过程，对需修正的第一图形、或者需修正的第一图形和第二图形进行修正；对修正后的图形进行模拟验证。
改善有源边界栅极拐角方法