“式双忆阻器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11898595个，建议您升级VIP下载更多相关专利

[实用新型]基于忆阻元件和蕴含逻辑的自纠错存储单元-CN202121806142.9有效
发明人：王子欧;巫超 -专利权人：苏州大学
申请日： 2021-08-04 - 公布日： 2022-02-11 - 主分类号： G11C29/44 文献下载
摘要：本实用新型公开了一种基于忆阻元件和蕴含逻辑的自纠错存储单元，包括一选通管；用于存储写入时的数据的第一忆阻器；用于辅助判断第一忆阻器是否写入正确的第二忆阻器；一定值电阻；所述选通管的源极经定值电阻电性连接到DL端，所述选通管的栅极电性连接到WL端，所述选通管的漏极分别电性连接到第一忆阻器的负极和第二忆阻器的负极，所述第一忆阻器的正极电性连接到BL端，所述第二忆阻器的正极电性连接到CL端。
基于元件蕴含逻辑纠错存储单元

[发明专利]神经形态电路的忆阻学习-CN201780067240.5在审
发明人：杰克·D·肯德尔;胡安·C·尼诺 -专利权人：佛罗里达大学研究基金会公司
申请日： 2017-10-27 - 公布日： 2019-09-06 - 主分类号： G06N3/04 文献下载
摘要：描述了神经形态电路的忆阻学习概念。在一个示例情况下，神经形态电路包括：生成第一振荡信号的第一基于振荡的神经元、整流第一振荡信号的二极管、以及耦合到二极管的突触，并且该突触包括长时程抑制(LTD)忆阻器以及与长时程抑制忆阻器并联布置的长时程增强(LTP)忆阻器。该电路还包括：耦合到突触的差分放大器，其基于来自LTP忆阻器和LTD忆阻器的输出信号之间的差值而生成差分信号；以及电耦合到差分放大器的第二基于振荡的神经元，其基于差分信号生成第二振荡信号。该电路还包括反馈电路，该反馈电路基于在目标信号和第二振荡信号之间的差值或误差，向LTP忆阻器和LTD忆阻器提供反馈信号。
忆阻器振荡信号神经形态电路突触神经元二极管差分信号反馈电路耦合到振荡长时电路差分放大器长时程增强并联布置反馈信号分放大器目标信号输出信号电耦合学习

[发明专利]一种用于多级存储的生物忆阻器及其制备方法-CN202211307983.4在审
发明人：范苏娜;谢玉龙;刘枢滨;张耀鹏 -专利权人：东华大学
申请日： 2022-10-25 - 公布日： 2022-12-23 - 主分类号： H01L45/00 文献下载
摘要：本发明涉及一种用于多级存储的生物忆阻器及其制备方法，生物忆阻器由电极层、忆阻功能层和导电层顺序复合而成，其中，忆阻功能层由GO层、SF层(结晶度为35～60％)和GO层顺序复合而成；各个GO层的厚度为15本发明的产品可通过调控限制电流实现器件在双阻态电阻切换和三阻态电阻切换之间的相互转变；本发明的制备方法简单易操作。
一种用于多级存储生物忆阻器及其制备方法

[发明专利]一种基于忆阻器和CMOS的逻辑电路、集成电路及计算机-CN202310900848.9在审
发明人：李中华;袁欣欣;苏康 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2023-07-21 - 公布日： 2023-10-24 - 主分类号： H03K19/173 文献下载
摘要：本发明提出了一种基于忆阻器和CMOS的逻辑电路、集成电路及计算机，其中，逻辑电路包括：第一CMOS反向器、第二CMOS反相器、第一忆阻器和第二忆阻器；其中，第一CMOS反向器的输出端与第二CMOS反相器的输出端互相连接，并作为逻辑电路的第一输出端；第一忆阻器和第二忆阻器的负端互相连接；第一忆阻器的正端连接至第一CMOS反向器的输入端，并作为逻辑电路的第一输入端，第二忆阻器的正端连接至第二CMOS反向器的输入端，并作为逻辑电路的第二输入端；第一CMOS反向器的负载管的源极与第二CMOS反相器的负载管的源极互相连接，并连接至第一忆阻器和第二忆阻器的负端公共端；第一CMOS反向器和第二CMOS反相器的驱动管源极接地。
一种基于忆阻器 cmos 逻辑电路集成电路计算机

[发明专利]一种氧化石墨烯神经形态忆阻器及其制备方法-CN202211330993.X在审
发明人：赵玮;张君;赵春宝;秋珊珊;李秀霞;候平平;赵东东 -专利权人：南京信息职业技术学院
申请日： 2022-10-28 - 公布日： 2023-01-17 - 主分类号： H10N70/20 文献下载
摘要：本发明公开了一种氧化石墨烯神经形态忆阻器及其制备方法，尤其涉及忆阻器的平面结构，激光诱导石墨烯制备忆阻器电极图案和冷冻自组装制备氧化石墨烯功能层的方法，属于功能材料与信息技术领域，所述氧化石墨烯神经形态忆阻器包括透明基底；氧化石墨烯功能层，设置于所述透明基底的一侧；忆阻器电极，设置于所述氧化石墨烯功能层相对于透明基底的另一侧，本发明所得氧化石墨烯忆阻器性能优良，结构规整，制作简便。
一种氧化石墨神经形态忆阻器及其制备方法

[发明专利]一种基于Memristor/MOSFET的可编程电路及其实现方法-CN201610069637.5有效
发明人：魏榕山;李睿;林汉超;张鑫刚 -专利权人：福州大学
申请日： 2016-02-01 - 公布日： 2017-12-08 - 主分类号： G11C13/00 文献下载
摘要：通过忆阻器（Memristor）与MOS管结合使用，使编程电压能够产生改变忆阻器阻值的稳定电流，发挥忆阻器阻值可变及非易失特性，达到可编程的效果。本发明成功地在SPICE软件中实现了忆阻器模型的搭建，利用该模型提出基于忆阻器的可编程电路，并针对整个电路进行了仿真验证。忆阻器和MOS管结合的可编程电路结构简单，管子数目较小，集成度高，有利于集成电路进一步向纳米级别的发展。
一种基于 memristor mosfet 可编程电路及其实现方法

[发明专利]基于忆阻器交叉阵列的逻辑门电路及与非门、或非门实现方法-CN202110626491.0有效
发明人：刘鹏;武继刚;姚廉;钟悦航 -专利权人：广东工业大学
申请日： 2021-06-04 - 公布日： 2023-01-20 - 主分类号： H03K19/20 文献下载
摘要：本发明针对现有技术的局限性，提出了一种基于忆阻器交叉阵列的逻辑门电路及与非门、或非门实现方法，电路主要包括两个连接时钟信号的电压控制器以及由若干忆阻器组成的忆阻器交叉阵列；其能够将蕴含逻辑以及非蕴含逻辑集成到同一个忆阻器交叉阵列中，在使用时通过两种忆阻逻辑的不同组合操作实现与非逻辑门以及或非逻辑门，本发明提供的方案能够减少实现与非、或非门的操作步骤和忆阻器开销，大幅降低整体的能耗。
基于忆阻器交叉阵列逻辑门电路与非门非门实现方法

[发明专利]一种三值局部有源忆阻器仿真器-CN201911042693.X在审
发明人：韩春艳;董玉姣 -专利权人：滨州学院
申请日： 2019-10-30 - 公布日： 2019-12-20 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种三值局部有源忆阻器仿真器。本发明根据数学模型设计局部有源忆阻器仿真器，仿真器电路包括集成运算放大器U1和乘法器U2、U3、U4、U5、U6，集成运算放大器U1连接输入端，即三值局部有源忆阻器的电压u和电流i的测试端；集成运算放大器U1和乘法器U2、U3、U5、U6用于实现积分运算、求和运算和反相运算，求得控制忆导值的状态变量，得到我们需要的忆导控制函数。通过乘法器U4，得到我们最终的忆阻器电流量。本发明提出了一种实现三值局部有源忆阻器特性的仿真器，用于模拟三值局部有源忆阻器的伏安特性，便于对三值局部有源忆阻器进行实验和应用研究。
忆阻器集成运算放大器乘法器仿真器数学模型设计仿真器电路实验和应用伏安特性积分运算控制函数求和运算状态变量测试端电流量输入端反相运算研究

[发明专利]基于串联结构的高稳定多阻态忆阻器及其制备方法-CN202011357101.6在审
发明人：韩传余;方胜利;安磊;刘卫华;韩峥嵘;张骐智;王小力 -专利权人：西安交通大学
申请日： 2020-11-27 - 公布日： 2021-03-12 - 主分类号： H01L45/00 文献下载
摘要：本发明提出基于串联结构的高稳定多阻态忆阻器及其制备方法，以解决现有多阻态忆阻器性能不稳定、阻变机理不明晰、可重复性不高的技术问题。该多阻态忆阻器包括上电极、阻变层及下电极，其中，阻变层包括2‑8层单忆阻器堆叠结构，层间采用惰性金属材料作为阻挡层；基于导电细丝型忆阻器堆叠结构采用导电细丝型阻变材料，基于氧化还原反应型忆阻器堆叠结构采用富氧层阻变材料和活性金属材料多阻态忆阻器中，导电细丝型阻变材料采用HfO2、Al2O3、TaO忆阻器堆叠结构的制备方法。
基于串联结构稳定多阻态忆阻器及其制备方法

[发明专利]基于忆阻器神经网络的高精度快速ADC及模数转换方法-CN202011363292.7有效
发明人：韩传余;崔毅林;王小力;刘卫华;李昕 -专利权人：西安交通大学
申请日： 2020-11-27 - 公布日： 2022-12-09 - 主分类号： H03M1/12 文献下载
摘要：本发明涉及一种模数转换技术，具体涉及一种基于忆阻器神经网络的高精度快速ADC及模数转换方法，以解决现有的FLASH ADC、SAR ADC、Pipeline ADC、Σ‑ΔADC等均无法兼顾转换精度和转换速度的技术问题本发明ADC包括N个输入忆阻器、N个偏置忆阻器、忆阻器神经网络以及N个反相器；其中，忆阻器神经网络包括M×N个连接权忆阻器，基于Hopfield神经网络沿N×N矩阵主对角线对称等值分布，ADC支路反相器输出的反馈信号通过忆阻器神经网络接入电路；模拟输入电压Vs、参考偏置电压Vref以及其余ADC支路反相器输出的反馈信号进行加权和运算后，送入ADC支路的反相器输入端，输出N位二进制数字码，对应当前模拟输入电压。
基于忆阻器神经网络高精度快速 adc 转换方法

[发明专利]资源调度方法、硬件加速器及电子设备-CN202010812916.2在审
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-08-13 - 公布日： 2020-11-17 - 主分类号： G06F9/50 文献下载
摘要：本申请公开了一种资源调度方法、硬件加速器及电子设备。资源调度方法应用于硬件加速器，硬件加速器的硬件架构包括至少一个忆阻器片；至少一个忆阻器片中的每个忆阻器片包括至少一个忆阻器阵列；资源调度方法包括：确定设定计算模型的模型信息；设定计算模型包括至少一个计算层；基于所述模型信息和所述硬件架构，确定所述硬件加速器在执行至少一个计算层中每个计算层的运算时对应的配置信息；所述配置信息至少包括所述至少一个忆阻器片中每个忆阻器片的工作模式；所述工作模式表征每一种硬件资源在忆阻器片中对应配置的忆阻器阵列的数量；在执行所述至少一个计算层中每个计算层的运算时，根据对应的配置信息对所述硬件加速器进行硬件资源调度。
资源调度方法硬件加速器电子设备

[发明专利]一种突触训练装置-CN202110403373.3有效
发明人：郭新;温娟;黄鹤鸣 -专利权人：华中科技大学
申请日： 2021-04-14 - 公布日： 2022-09-27 - 主分类号： G06N3/063 文献下载
摘要：包括训练模块、映射模块和推理模块；所述训练模块包括第一忆阻器，在训练信号的作用下实现阻值的调节；其中，所述第一忆阻器为易失或半易失忆阻器；所述推理模块包括第二忆阻器，用于进行推理运算；其中，所述第二忆阻器为非易失忆阻器；所述映射模块用于使第二忆阻器的阻值与第一忆阻器的阻值相对应。
一种突触训练装置

[发明专利]基于忆阻器的存算一体时序同步计算单元及方法-CN202210459799.5在审
发明人：高润雄;贾嵩;段杰斌 -专利权人：北京大学
申请日： 2022-04-24 - 公布日： 2022-09-06 - 主分类号： G11C13/00 文献下载
摘要：本发明提供一种基于忆阻器的存算一体时序同步计算单元及方法，包括：第一MOS管、第二MOS管、第一、第二忆阻器、电阻以及电流源；第一、第二忆阻器分别输入第一、第二控制电压；第一MOS管的栅极接收开关信号，漏极接收输入的计算电压，源极与忆阻器连接；第二MOS管的栅极与忆阻器连接，源极与电流源的正极连接，漏极输出计算结果；电阻的一端与第二MOS管的栅极连接，另一端与电源负极连接；电流源的负极与电源负极连接；当计算电压以及忆阻器的阻性满足预设条件的情况下，通过第二MOS管M2输出存算一体时序同步的计算结果。本发明能够通过第一忆阻器和第二忆阻器进行同步的乘加计算，实现保证计算过程的并行性，从而提高计算的精确度。
基于忆阻器一体时序同步计算单元方法

[发明专利]基于忆阻交叉架构的图片均值学习电路-CN201510223545.3有效
发明人：李传东;何兴;陈玲;黄廷文 -专利权人：西南大学
申请日： 2015-05-05 - 公布日： 2017-08-08 - 主分类号： H03K19/0948 文献下载
摘要：本发明公开了一种基于忆阻交叉架构的图片均值学习电路，其特征在于包括由忆阻器交叉架构构成的MMCA层和由忆阻器交叉架构构成的IMCA层，所述MMCA层与IMCA层之间通过CMOS单元连接；所述CMOS单元根据输入像素对应的阻值的均值和MMCA层里存储阻值的均值之间的差值，调整MMCA层里的忆阻器阻值，使MMCA层里存储的阻值趋近于输入像素平均值对应的阻值；所述CMOS单元根据输入像素对应的阻值和MMCA层里存储的阻值之间的误差，调整IMCA层里的忆阻器阻值，当误差值小于一定阈值时，IMCA层里忆阻器的阻值增大，反之忆阻器的阻值减小。本发明提出了采用均值方法对忆阻交叉架构进行图片学习和写入，具有高容错和并行处理的特点。
基于交叉架构图片均值学习电路

[发明专利]一种人工视觉系统及其制备方法-CN202111180823.3有效
发明人：张凤春;温炜坤;夏利平;章勇;陈心满 -专利权人：华南师范大学
申请日： 2021-10-11 - 公布日： 2023-01-13 - 主分类号： H10N70/20 文献下载
摘要：该人工视觉系统包括一种基于光电忆阻器的视觉传感器，所述光电忆阻器包括第一电极、第二电极和AlOx/MLG薄膜介质层，所述AlOx忆阻器以AlOx/MLG为中间介质，能够在超低电压下实现双极性光电响应，以此为基础可以实现可重构的光电突触可塑性，为进一步集成以对光信息灵活处理奠定了基础
一种人工视觉系统及其制备方法