“式双忆阻器”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果11898595个，建议您升级VIP下载更多相关专利

[发明专利]一种基于自旋忆阻器的组合逻辑电路及实现方法-CN202310099798.9在审
发明人：祁俊;董凯锋 -专利权人：中国地质大学（武汉）
申请日： 2023-02-06 - 公布日： 2023-05-26 - 主分类号： H03K19/20 文献下载
摘要：本发明涉及逻辑电路技术，具体涉及一种基于自旋忆阻器的组合逻辑电路及实现方法，该电路包括第一自旋忆阻器M1、第二自旋忆阻器M2、第三自旋忆阻器M3、第四自旋忆阻器M4、第一PMOS管T1、第一NMOS管T2、第二PMOS管T3、第二NMOS管T4、第一负载自旋忆阻器Ms1、第二负载自旋忆阻器Ms2、第三负载自旋忆阻器Ms3、第四负载自旋忆阻器M忆阻器和CMOS结合，在与或门逻辑电路的基础上结合CMOS反相器，在同一电路中同时实现AND,OR,XOR,XNOR四种基本逻辑操作。
一种基于自旋忆阻器组合逻辑电路实现方法

[发明专利]光刻忆阻阵列-CN202180037979.8在审
发明人： S·库马尔;J·D·肯德尔;A·A·康克林 -专利权人：睿纽摩菲斯公司
申请日： 2021-06-22 - 公布日： 2022-12-30 - 主分类号： G06N3/063 文献下载
摘要：描述了一种忆阻装置。忆阻装置包括具有第一多条传导线的第一层、具有第二多条传导线的第二层和忆阻层间连接器。第一层和第二层不同。第一多条传导线和第二多条传导线各自被光刻地限定。忆阻层间连接器与第一多条传导线的第一部分忆阻地联接，并且与第二多条传导线的第二部分忆阻地联接。因此，忆阻层间连接器与第一多条传导线和第二多条传导线稀疏地联接。每个忆阻层间连接器包括传导部分和忆阻部分。忆阻部分位于传导部分与第一多条传导线和/或第二多条传导线中的对应线之间。
光刻阵列

[发明专利]利用混合CMOS-忆阻器模糊逻辑门电路及其设计方法-CN201810847029.1在审
发明人：李天舒;段书凯;王丽丹;谭金沛 -专利权人：西南大学
申请日： 2018-07-27 - 公布日： 2019-01-15 - 主分类号： G06F17/50 文献下载
摘要：本发明属于一般编码、译码或代码转换技术领域，公开了利用混合CMOS‑忆阻器模糊逻辑门电路及其设计方法，包括基于墨滴扩散的模糊逻辑的建立过程、忆阻器的选型设计及仿真、逻辑门电路的设计、逻辑门电路的仿真。本发明利用自旋忆阻器纳米级尺寸、比HP忆阻器更快的响应速度、极低的硬件实现成本，构建基于自旋忆阻器的交叉阵列电路，采用墨滴扩散式模糊推理方法，结合CMOS元件设计了可以在模糊系统领域应用的模糊逻辑“与”
忆阻器模糊逻辑门电路逻辑门电路模糊系统墨滴自旋代码转换技术模糊神经网络交叉阵列领域应用模糊推理硬件电路硬件实现扩散式纳米级构建选型译码异或与非电路空缺验证扩散填补响应研究

[发明专利]一种具有掉电存储功能的SRAM存储单元-CN202111210861.9在审
发明人：杜世民;殷金曙;戴晟 -专利权人：宁波大学科学技术学院
申请日： 2021-10-18 - 公布日： 2022-01-14 - 主分类号： G11C11/412 文献下载
摘要：WWL、写位线WBL、反相写位线WBLB、读位线RBL、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第一忆阻器和第二忆阻器，第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管组成了读写分离的SRAM结构；第九MOS管、第十MOS管、第一忆阻器和第二忆阻器组成了分压式忆阻器结构
一种具有掉电存储功能 sram 单元

[发明专利]进位电路和芯片-CN201210381379.6有效
发明人：黄如;张耀凯;蔡一茂;陈诚 -专利权人：北京大学
申请日： 2012-10-10 - 公布日： 2013-01-16 - 主分类号： H03K19/094 文献下载
摘要：本发明实施例公开了进位电路和芯片，该电路包括：阻变忆阻器阵列和比较器；阻变忆阻器阵列中同一列阻变忆阻器的正相输入端相连接，以使同一列阻变忆阻器的正相输入端作为进位电路的信号输入端；阻变忆阻器阵列中同一行阻变忆阻器的反相输入端与一个比较器的输入端相连接，以使比较器的输出端作为进位电路的信号输出端；比较器的输入端接收到的电压大于阈值电压时，比较器的输出端输出高电平，比较器的输入端接收到的电压小于阈值电压时，比较器的输出端输出低电平。
进位电路芯片

[发明专利]阻变式存储器的制造方法和阻变式存储器-CN201880000596.1有效
发明人：姚国峰;沈健 -专利权人：深圳市汇顶科技股份有限公司
申请日： 2018-04-03 - 公布日： 2023-05-16 - 主分类号： H01L23/60 文献下载
摘要：本发明提供一种阻变式存储器的制造方法和阻变式存储器，该方法，包括：在绝缘层上硅SOI晶圆上设置填充多晶硅的深沟槽，得到带有深沟槽的SOI晶圆；其中，深沟槽贯穿SOI晶圆的硅器件层、埋氧层，并抵达支撑层；晶圆上制作互补金属氧化物半导体CMOS电路，得到包含CMOS电路的SOI晶圆；将包含CMOS电路的SOI晶圆的支撑层减薄至埋氧层的表面，并在填充多晶硅的深沟槽的顶端位置形成凹槽；在SOI晶圆的埋氧层上制作忆阻器从而实现RRAM标准CMOS电路制作工艺与忆阻器制作工艺的分离，使得在RRAM的规模化生产过程中引入贵金属作为忆阻器的电极，从而提高RRAM中忆阻器的电学存储特性。
阻变式存储器制造方法

[发明专利]一种基于N型局部有源忆阻器的神经元电路-CN202111466078.9在审
发明人：王世场;陈帅群;梁燕;卢振洲 -专利权人：杭州电子科技大学
申请日： 2021-12-03 - 公布日： 2022-03-01 - 主分类号： G06N3/063 文献下载
摘要：本发明公开了一种基于N型局部有源忆阻器的神经元电路，由一个N型局部有源忆阻器、一个电感L、一个激励电压源VD串联组成。N型局部有源忆阻器是一种在DC V‑I特性曲线中呈现N型负微分电导的忆阻器。通过对该具有特殊数学模型的N型局部有源忆阻器和电感串联构成神经元电路，施加合适的电压激励，使N型局部有源忆阻器具有放大小信号的能力，产生复杂的神经形态行为，为N型局部有源忆阻器在神经形态计算中的应用奠定了一定的基础
一种基于局部有源忆阻器神经元电路

[发明专利]一种基于忆阻器的太阳能蓄电池充放电控制器-CN201710272115.X在审
发明人：王波;邹富成;成军 -专利权人：西华大学
申请日： 2017-04-24 - 公布日： 2018-11-02 - 主分类号： H02J7/35 文献下载
摘要：本发明公开了一种基于忆阻器的太阳能蓄电池充放电控制器，包括：太阳能电池板、采样模块1、忆阻器RM1、PI控制模块1、采样模块2、二极管D1、蓄电池、二极管D2、采样模块3、忆阻器RM2、PI控制模块2、显示单元、监测控制单元和负载RL；所述采样模块1、忆阻器RM1、PI控制模块1、采样模块2和二极管D1构成忆阻器充电控制单元；所述忆阻器充电控制单元通过调节PI控制模块1，改变忆阻器RM1的电阻值，从而达到稳定充电电流的目的；所述采样模块3、忆阻器RM2、PI控制模块2和二极管D2构成忆阻器放电控制单元，当监测控制单元检测蓄电池电压大于阈值电压时，通过PI控制模块2，使忆阻器维持在低阻态，蓄电池正常供电，当监测控制单元检测蓄电池电压低于阈值电压时，切换PI控制模块2的参数，使忆阻器的阻值增大，呈现出高阻态，从而切除负载RL，保护太阳能蓄电池。本发明公开的一种基于忆阻器的太阳能蓄电池充放电控制器，可以实现精确控制，延长太阳能蓄电池的使用寿命，具有体积小，结构简单，抗电磁干扰能力强的特点。
忆阻器采样模块太阳能蓄电池二极管充放电控制器监测控制单元充电控制单元蓄电池蓄电池电压阈值电压抗电磁干扰能力放电控制单元太阳能电池板充电电流使用寿命正常供电阻值增大低阻态高阻态体积小检测电阻切除

[实用新型]一种基于忆阻器阵列的半加器及乘法器-CN201922120804.6有效
发明人：邹亮 -专利权人：珠海复旦创新研究院
申请日： 2019-11-29 - 公布日： 2020-07-14 - 主分类号： G06F7/502 文献下载
摘要：本实用新型公开了一种基于忆阻器阵列的半加器及乘法器，其中忆阻器阵列，包括：金属线和忆阻器；所述金属线横竖交叉设置；两两交叉处设置有忆阻器；根据所述忆阻器的阻值，判断金属线的通断；根据所述忆阻器的阻值状态构成半加器本实用新型提供了一种基于忆阻器阵列的半加器及乘法器，可以将乘法的其中一个输入存储在忆阻器网络中，并在存储器网络中完成一部分运算，另外一部分运算通过CMOS电路完成，以此减少一半的数据频繁调用，并且通过减少运算过程中的竞争历险来进一步降低
一种基于忆阻器阵列半加器乘法器

[发明专利]基于三值忆阻器交叉阵列的数字与非门实现方法-CN202110325802.X在审
发明人：王晓媛;董传涛;金晨曦 -专利权人：杭州电子科技大学
申请日： 2021-03-26 - 公布日： 2021-06-29 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种基于三值忆阻器交叉阵列的数字与非门实现方法。本发明采用3×2结构的三值忆阻器交叉阵列，其中两个作为输入忆阻器，一个作为输出忆阻器。三值与非门的逻辑状态用忆阻器的阻值表示，本发明设计的基于三值忆阻器交叉阵列的三值数字逻辑与非门电路，结构清晰简单、易于实现。
基于三值忆阻器交叉阵列数字与非门实现方法

[发明专利]基于三值忆阻器交叉阵列的数字或非门实现方法-CN202110330807.1在审
发明人：王晓媛;董传涛;金晨曦 -专利权人：杭州电子科技大学
申请日： 2021-03-26 - 公布日： 2021-07-02 - 主分类号： H03K19/20 文献下载
摘要：本发明公开了一种基于三值忆阻器交叉阵列的数字或非门实现方法。本发明采用3×2结构的三值忆阻器交叉阵列，其中两个作为输入忆阻器，一个作为输出忆阻器。三值或非门的逻辑状态用忆阻器的阻值表示，本发明设计的基于三值忆阻器交叉阵列的三值数字逻辑或非门电路，结构清晰简单、易于实现。
基于三值忆阻器交叉阵列数字非门实现方法

[发明专利]一种基于忆阻器的带通滤波器-CN201210100159.1无效
发明人：蒋旻;段宗胜;陈波;甘朝晖 -专利权人：武汉科技大学
申请日： 2012-04-09 - 公布日： 2012-07-25 - 主分类号： H03H7/12 文献下载
摘要：本发明涉及一种基于忆阻器的带通滤波器。其技术方案是：该滤波器由控制模块(1)、低通滤波模块(3)和高通滤波模块(6)组成。低通滤波模块(3)由第一忆阻器电路(2)的输出端VLP1与第一忆容等效电路(4)的输入端VIN2连接组成；高通滤波模块(6)由第二忆容等效电路(5)的输出端VHP1与第二忆阻器电路(7)的输入端VIN4第一忆阻器电路(2)的输入端、第一忆容等效电路(4)的输入端、第二忆容等效电路(5)的输入端和第二忆阻器电路(7)的输入端与控制模块(1)的输出端对应连接。第一忆阻器电路(2)的输入端VIN1外接滤波器的输入信号，第二忆阻器电路(7)的输出端外接滤波器的输出信号。本发明具有结构简单、精度高且更易于控制等特点。
一种基于忆阻器带通滤波器

[发明专利]一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法-CN201910999054.6有效
发明人：缪向水;杨岭;李祎;程龙;黄晓弟 -专利权人：华中科技大学
申请日： 2019-10-21 - 公布日： 2021-07-27 - 主分类号： G11C13/00 文献下载
摘要：本发明属于微电子器件领域，提供了一种基于忆阻器的电压‑电阻式可逆逻辑电路及其操作方法。利用忆阻器阵列，包括字线、位线、忆阻单元和接地电阻，忆阻单元用作运算单元，包括输入单元和输出单元；各忆阻单元一端与字线连接，另一端与相应的位线连接，字线另一端与接地电阻连接；输入单元用于写入相应的输入信号
一种基于忆阻器电压电阻可逆逻辑电路及其操作方法

[发明专利]一种基于分数阶忆阻器的时滞混沌电路-CN201810558115.0在审
发明人：丁大为;刘慧;王年;邱洁 -专利权人：安徽大学
申请日： 2018-06-01 - 公布日： 2018-11-20 - 主分类号： H04L9/00 文献下载
摘要：本发明公开了一种基于分数阶忆阻器的时滞混沌电路，包括分数阶忆阻器、分数阶电容C₁^q、时滞电路、运算放大器U₁、运算放大器U_{2<分数阶忆阻器负极连接运算放大器U₁负端以及电阻R一端，分数阶忆阻器正极连接运算放大器U₁输出端以及运算放大器U₂正端，运算放大器U双涡卷吸引子和单涡卷吸引子，使其成为一种基于分数阶忆阻器的时滞混沌电路；由于为分数阶，更加符合实际，且忆阻电路结构简单，易于电路实现。}
运算放大器分数阶忆阻器时滞混沌电路输出端电阻负端吸引子正端输出端串联电路结构电路实现电容两端负极连接时延电路正极连接单涡卷双涡卷电容接地并联电路

[发明专利]一种用于离散神经元网络的初值控制方法-CN202210544852.1有效
发明人：包涵;李珂欣;包伯成;徐权 -专利权人：常州大学
申请日： 2022-05-19 - 公布日： 2023-10-27 - 主分类号： G06N3/048 文献下载
摘要：本发明涉及电子神经元技术领域，尤其涉及一种用于离散神经元网络的初值控制方法，包括通过忆阻突触和两个离散Rulkov神经元构建离散双神经元网络；通过设置忆阻初值控制离散双神经元网络的放电模式以及调节同步状态本发明解决了传统方法通过耦合强度控制离散神经元网络同步，提供了一种以忆阻突触耦合的离散Rulkov双神经元网络的新思路，并通过硬件平台实验证明本发明方法的有效性。
一种用于离散神经元网络初值控制方法