“反型掺杂”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2509856个，建议您升级VIP下载更多相关专利

[发明专利]利用反掺杂结的电器件-CN201680069616.1有效
发明人： C.J.奥古斯托 -专利权人：量子半导体有限公司
申请日： 2016-09-29 - 公布日： 2022-11-08 - 主分类号： H01L21/04 文献下载
摘要：一种电器件包括从由pn结或p‑i‑n结组成的组中选择的反掺杂异质结。反掺杂结包括利用一个或多个n型主掺杂剂种类掺杂的第一半导体和利用一个或多个p型主掺杂剂种类掺杂的第二半导体。该器件还包括从由第一半导体和第二半导体组成的组中选择的第一反掺杂组件。利用一个或多个反掺杂剂种类来对第一反掺杂组件进行反掺杂，该一个或多个反掺杂剂种类具有与包括在第一反掺杂组件中的主掺杂剂的极性相反的极性。另外，选择某一水平的n型主掺杂剂、p型主掺杂剂和一个或多个反掺杂剂以使反掺杂异质结通过声子辅助机制提供放大并且该放大具有小于1V的起始电压。
利用掺杂器件

[发明专利]一种FinFET沟道掺杂方法-CN201210219760.2有效
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-06-28 - 公布日： 2014-01-15 - 主分类号： H01L21/265 文献下载
摘要：本发明提供了一种FinFET的沟道掺杂方法，该方法在半导体衬底的表面进行反型掺杂形成反型层后，刻蚀形成顶部具有反型层的鳍片，接着对Fin的两个侧壁分别进行大角度的离子注入，由于N反型层中的反型掺杂与两次离子注入的掺杂离子之间的复合作用，保证了Fin顶面和两个侧壁三者掺杂浓度的均匀性，改善了沟道掺杂对与之电压的控制。
一种 finfet 沟道掺杂方法

[发明专利]NMOS晶体管及其形成方法-CN201310105937.0在审
发明人：魏琰 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-03-28 - 公布日： 2014-10-01 - 主分类号： H01L21/336 文献下载
摘要：一种NMOS晶体管及其形成方法，其中，NMOS晶体管包括：半导体衬底，所述半导体衬底上具有栅极结构；位于栅极结构的两侧侧壁的偏移侧墙；位于半导体衬底内的N型浅掺杂源/漏区；位于半导体衬底内的反型掺杂区，反型掺杂区掺杂类型为P型，反型掺杂区的深度小于N型浅掺杂源/漏区的深度，且被N型浅掺杂源/漏区包围；位于半导体衬底内的N型深掺杂源/漏区，N型深掺杂源/漏区的深度大于N型浅掺杂源/漏区的深度。反型掺杂区的存在改善了NMOS晶体管的热载流子注入效应。
nmos 晶体管及其形成方法

[发明专利]绝缘栅双极型晶体管-CN201210093721.2有效
发明人：苟鸿雁 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2012-03-31 - 公布日： 2017-06-16 - 主分类号： H01L29/739 文献下载
摘要：根据本发明的绝缘栅双极型晶体管包括集电极、漂移区、缓冲区、发射极以及栅极；其中所述发射区与所述漂移区之间形成了第一个PN结，漂移区与所述集电区之间形成了第二个PN结，所述发射区与所述场效应晶体管的源区之间形成了第三个PN结；集电区包括第一掺杂区、第二掺杂区以及第三反型掺杂区；其中，所述第一掺杂区和所述第二掺杂区具有第一掺杂类型，并且所述第一掺杂区的掺杂浓度大于所述第二掺杂区的掺杂浓度，所述第三反型掺杂区具有第二掺杂类型；并且，所述漂移区和所述第三反型掺杂区布置在所述第二掺杂区的相对两侧，所述漂移区和所述第三反型掺杂区不接触；所述第一掺杂区、所述第二掺杂区以及所述第三反型掺杂区两两彼此邻接。
绝缘栅双极型晶体管

[发明专利]存储器、反熔丝器件及其制造方法-CN201910829452.3在审
发明人：冯鹏;李雄 -专利权人：长鑫存储技术有限公司
申请日： 2019-09-03 - 公布日： 2021-03-05 - 主分类号： H01L23/525 文献下载
摘要：本发明公开一种存储器、反熔丝器件及其制造方法。该反熔丝器件包括：反熔丝电极，由金属材料制成；第一掺杂区，设置于所述基底内；反熔丝层，夹设于所述反熔丝电极与所述第一掺杂区之间；第二掺杂区，设置于所述基底内且紧邻于所述第一掺杂区；其中，所述第一掺杂区、所述反熔丝电极和所述第二掺杂区均为P型掺杂或均为N型掺杂，所述反熔丝层具有绝缘性，所述绝缘层的介电常数大于二氧化硅的介电常数。这种反熔丝器件的击穿电压低、更容易被击穿，在反熔丝层被击穿后由于其击穿区域变大，反熔丝层被击穿后击穿效果更明显。
存储器反熔丝器件及其制造方法

[发明专利]一种硅异质结电池及其制作方法-CN202010827798.2有效
发明人：徐琛 -专利权人：隆基绿能科技股份有限公司
申请日： 2020-08-17 - 公布日： 2022-07-15 - 主分类号： H01L31/0747 文献下载
摘要：本发明公开一种硅异质结电池及其制作方法，涉及太阳能电池技术领域，以降低P型掺杂硅层与透明导电层之间的肖特基势垒，减小P型掺杂硅层耗尽层宽度，从而增加空穴收集能力，提高电池性能。所述该硅异质结电池包括硅基底、界面反型层和第一透明导电层。硅基底包括掺杂硅衬底、P型掺杂硅层以及形成在掺杂硅衬底和P型掺杂硅层之间的第一本征硅层。界面反型层形成在P型掺杂硅层上。第一透明导电层形成在界面反型层上。该界面反型层包含极性有机分子。极性有机分子与P型掺杂硅层中的硅原子成键。界面反型层具有从透明导电层指向P型掺杂硅层的偶极矩。
一种硅异质结电池及其制作方法

[发明专利]双结单光子雪崩二极管及其制作方法-CN201611245601.4在审
发明人：卫振奇;张钰;王伟 -专利权人：杭州电子科技大学
申请日： 2016-12-29 - 公布日： 2017-03-22 - 主分类号： H01L31/107 文献下载
摘要：本发明方法对p‑衬底层掺杂形成p阱电荷层；p阱电荷层外端掺杂反型深n阱；反型深n阱内端掺杂p掺杂控制区域；反型深n阱外端掺杂n阱电荷层；n阱电荷层外围掺杂p‑型半导体层；n阱电荷层外端掺杂p+型光吸收层；阳极电极置于p+型光吸收层外端；p‑型半导体层外围掺杂n阱层和n+型半导体层，n+型半导体层掺入n阱层内；n+型半导体层外端设置阴极电极；反型深n阱外端掺杂p阱层和p+型半导体层，p+型半导体层掺入p阱层内；p+型半导体层外端设置GND电极。
双结单光子雪崩二极管及其制作方法

[发明专利]N型双面电池及其加工方法-CN201710055574.2在审
发明人：李华;鲁伟明 -专利权人：泰州乐叶光伏科技有限公司
申请日： 2017-01-25 - 公布日： 2017-06-20 - 主分类号： H01L31/0216 文献下载
摘要：本发明公开了N型双面电池，包括N型基体，N型基体，一侧依次设置有重掺杂发射极区域、轻掺杂发射极区域、正面钝化减反膜、正面电极，另一侧依次设置有背面钝化减反膜和背面电极，并且背面电极与N型基体连接的位置处设有局部掺杂背表面场，其中正面电极穿过正面钝化减反膜与重掺杂发射极形成欧姆接触；背面电极穿过背面钝化减反膜与局部磷掺杂背表面场形成欧姆接触。本发明的N型双面电池及其加工方法，在金属区域下增加掺杂浓度和减少接触面积来降低金属区域的复合，减少掺杂区域面积降低掺杂区域复合，从而减少整体复合，提高电池的性能。
双面电池及其加工方法

[实用新型]N型双面电池-CN201720095603.3有效
发明人：李华;鲁伟明 -专利权人：泰州隆基乐叶光伏科技有限公司
申请日： 2017-01-25 - 公布日： 2017-09-26 - 主分类号： H01L31/0216 文献下载
摘要：本实用新型公开了N型双面电池，包括N型基体，N型基体，一侧依次设置有重掺杂发射极区域、轻掺杂发射极区域、正面钝化减反膜、正面电极，另一侧依次设置有背面钝化减反膜和背面电极，并且背面电极与N型基体连接的位置处设有局部掺杂背表面场，其中正面电极穿过正面钝化减反膜与重掺杂发射极形成欧姆接触；背面电极穿过背面钝化减反膜与局部磷掺杂背表面场形成欧姆接触。本实用新型的N型双面电池，在金属区域下增加掺杂浓度和减少接触面积来降低金属区域的复合，减少掺杂区域面积降低掺杂区域复合，从而减少整体复合，提高电池的性能。
双面电池

[发明专利]半导体结构及其形成方法-CN201910577014.2有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-06-28 - 公布日： 2023-09-12 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底以及凸出于衬底的鳍部，衬底内形成有阱区，阱区内具有第一类型离子；在鳍部中形成反型掺杂区和阈值电压调节区，阈值电压调节区位于鳍部的顶部一侧，反型掺杂区位于阈值电压调节区下方，阈值电压调节区内具有第一类型离子，反型掺杂区内具有第二类型离子；在鳍部露出的衬底上形成隔离结构，隔离结构露出反型掺杂区和阈值电压调节区。通过使阈值电压调节区形成在鳍部的顶部一侧，从而降低鳍部顶部位置的电流密度，通过反型掺杂区，使得器件沟道远离鳍部的表面，从而改善闪烁噪音的问题，并使得器件的开启电压满足性能需求；综上，通过反型掺杂区和阈值电压调节区
半导体结构及其形成方法

[发明专利]埋藏沟道晶体管及其形成方法-CN201511021410.5有效
发明人：邱慈云;克里夫·德劳利;辜良智;江宇雷;余达强 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2015-12-30 - 公布日： 2020-10-30 - 主分类号： H01L29/78 文献下载
摘要：一种埋藏沟道晶体管及其形成方法，所述形成方法包括：提供半导体衬底，在所述半导体衬底内形成阱区；在阱区内形成反型掺杂区，反型掺杂区中掺杂的类型与阱区中掺杂的类型相反，且反型掺杂区的深度小于阱区的深度；在所述反型掺杂区的上方的半导体衬底表面上形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层上的栅电极，所述栅电极的中掺杂有杂质离子，所述栅电极中掺杂的类型与阱区的类型相同；在所述栅极结构两侧的半导体衬底内形成源区和漏区，所述源区和漏区中掺杂类型与阱区中的杂质离子类型相反，源区和漏区的深度小于阱区的深度且大于反型掺杂区的深度。
埋藏沟道晶体管及其形成方法

[发明专利]单次可程序化唯读记忆体及其制造方法-CN200510059362.9有效
发明人：何家骅;施彦豪;龙翔澜;洪士平;李士勤 -专利权人：旺宏电子股份有限公司
申请日： 2005-03-29 - 公布日： 2006-10-04 - 主分类号： H01L27/115 文献下载
摘要：该种单次可程序化唯读记忆体，至少包括P型半导体基底、N型掺杂区、P型第一掺杂层、P型第二掺杂层、导电层、N型第一掺杂层与反熔丝层。其中，N型掺杂区设置于P型半导体基底中。P型第一掺杂层设置于P型半导体基底中，且位于N型掺杂区上。P型第二掺杂层为高掺杂浓度，其设置于N型掺杂区与该P型第一掺杂层之间，且P型第二掺杂层成条状，是作为位元线。导电层设置于P型半导体基底上，此导电层成条状且与P型第一掺杂层垂直交错。N型第一掺杂层设置于P型半导体基底中，且位于导电层与P型第一掺杂层之间，作为选择性的二极管元件。反熔丝层设置于导电层与N型第一掺杂层之间，利用电压崩溃与未崩溃的反熔丝层作为判别0与1的状态。
单次可程序化记忆体及其制造方法

[发明专利]半导体结构及其形成方法-CN201710160284.4有效
发明人：周飞 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-03-17 - 公布日： 2021-12-10 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底中形成轻掺杂区；形成轻掺杂区之后，在位于所述栅极结构两侧的基底中形成源漏重掺杂区，所述源漏重掺杂区的掺杂离子浓度大于所述轻掺杂区的掺杂离子浓度；形成所述源漏重掺杂区之后，在部分所述轻掺杂区中形成反型掺杂区，且所述反型掺杂区位于所述源漏重掺杂区与剩余轻掺杂区之间，所述反型掺杂区的掺杂离子类型与所述源漏重掺杂区的掺杂离子类型不同
半导体结构及其形成方法

[发明专利]一种本征宽禁带半导体的制备方法及应用-CN202210223599.X在审
发明人：罗光富;刘凯 -专利权人：南方科技大学
申请日： 2020-09-22 - 公布日： 2022-06-17 - 主分类号： H01L21/02 文献下载
摘要：为克服现有宽禁带半导体材料存在大量自发缺陷，难以获得本征半导体以及难以实现反型掺杂的问题，本发明公开了一种通过外加电压，可控地提高自发缺陷的形成能，同时降低反型掺杂缺陷的形成能，实现本征宽禁带半导体材料制备与反型掺杂的方法该方法包括以下操作步骤：在生长本征宽禁带半导体材料以及反型掺杂过程中，给自发形成N型导电的宽禁带半导体材料施加正偏压，给自发形成P型导电的宽禁带半导体材料施加负偏压。本发明同时公开了上述方法在制备本征氧化锌以及P型掺杂氧化锌中的应用。
一种征宽禁带半导体制备方法应用

[发明专利]一种调控宽禁带半导体材料缺陷及掺杂特性的方法-CN202011004830.3有效
发明人：罗光富;刘凯 -专利权人：南方科技大学
申请日： 2020-09-22 - 公布日： 2022-03-22 - 主分类号： H01L21/22 文献下载
摘要：为克服现有宽禁带半导体材料存在大量自发缺陷，难以获得本征半导体以及难以实现反型掺杂的问题，本发明公开了一种通过外加电压，可控地提高自发缺陷的形成能，同时降低反型掺杂缺陷的形成能，实现本征宽禁带半导体材料制备与反型掺杂的方法该方法包括以下操作步骤：在生长本征宽禁带半导体材料以及反型掺杂过程中，给自发形成N型导电的宽禁带半导体材料施加正偏压，给自发形成P型导电的宽禁带半导体材料施加负偏压。本发明同时公开了上述方法在制备本征氧化锌以及P型掺杂氧化锌中的应用。
一种调控宽禁带半导体材料缺陷掺杂特性方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条