“共漏极双”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1478532个，建议您升级VIP下载更多相关专利

[发明专利]共漏极双半导体芯片级封装以及制造该种封装的方法-CN200610172046.7有效
发明人：孙明;龚德梅;何约瑟 -专利权人：万国半导体股份有限公司
申请日： 2006-12-21 - 公布日： 2007-11-14 - 主分类号： H01L21/50 文献下载
摘要：本发明提供一种共漏极双MOSFET芯片级封装以及制造该封装的方法。制造大量共漏极双MOSFET芯片级封装的方法包括以下步骤：提供具有在其上设置的大量共漏极双MOSFET器件的晶片，隔离晶片的背漏极金属表面，在每个共漏极双MOSFET器件上进行球栅阵列区的底部凸点金属化，在晶片上漏印焊料掩模以暴露球栅阵列区，回流焊料膏或预形成的焊料球以形成焊料凸点的球栅阵列，和将晶片切割成大量芯片级封装。
共漏极双半导体芯片级封装以及制造方法

[发明专利]具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱MOSFET沟道-CN201510756005.1有效
发明人： M·胡代特;R·皮拉里塞泰;M·拉多萨夫列维奇;G·德维;T·拉克希特;J·卡瓦列罗斯;W·蔡;P·马吉 -专利权人：英特尔公司
申请日： 2009-12-23 - 公布日： 2019-06-18 - 主分类号： H01L21/285 文献下载
摘要：本发明涉及具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱MOSFET沟道。描述的实施例包括具有金属源极/漏极的应变晶体管量子阱(QW)沟道区以及共形再生长源极/漏极，以在MOS沟道区中赋予单轴应变。可以利用晶格间距与沟道材料的晶格间距不同的结材料填充沟道层的被去除部分，以除了双轴应变之外，在沟道中导致单轴应变，双轴应变是由量子阱的顶部势垒层和底部缓冲层在沟道层中导致的。
具有金属再生长源极导致应变量子 mosfet 沟道

[发明专利]一种共漏双MOSFET结构的制作方法-CN202310286760.2有效
发明人：潘继 -专利权人：无锡沃达科半导体技术有限公司
申请日： 2023-03-23 - 公布日： 2023-06-27 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种共漏双MOSFET结构的制作方法，其优化共漏MOSFET的源到源的导通电阻值，降低了生产难度和成本的同时，能够制造出厚氧化层的厚度较薄、沟渠的宽度较小的共漏双MOSFET结构，在门极（G1）和门极（G2）之间的核心部分厚氧化层完全是由硅晶体氧化而成，核心区不需要Mask遮挡，Mask的精度要求比以前做法中的Mask要低，且更方便于制造更小沟渠宽度的C2C共漏极金属场效应管，能够制造出核心厚氧化层IPO的厚度较薄、各栅极（G1，G2）沟槽较窄，整体沟渠的宽度（G1+IPO+G2）较小的共漏双MOSFET结构，有效降低了小沟渠的制造难度。
一种共漏双 mosfet 结构制作方法

[实用新型]一种高增益低噪声放大器-CN201520174601.4有效
发明人：万佳;赵新强;李栋;谢李萍;韩文涛;吴凯敏 -专利权人：成都爱洁隆信息技术有限公司
申请日： 2015-03-26 - 公布日： 2015-06-24 - 主分类号： H03F1/26 文献下载
摘要：本实用新型公开了一种高增益低噪声放大器，包括源极负反馈伪差分共源共栅电路和漏极负反馈差分共源共栅电路；源极负反馈伪差分共源共栅电路包括第一双MOS管电路、第二双MOS管电路以及用于串联第一双MOS管电路和第二双MOS管电路的第一谐振电路；漏极负反馈差分共源共栅电路包括第三双MOS管电路、第四双MOS管电路以及用于串联第三双MOS管电路和第四双MOS管电路的第二谐振电路；所述第一双MOS管电路与第四双MOS管电路串联，所述第二双MOS管电路与第三双MOS管电路串联。
一种增益低噪声放大器

[发明专利]一种功率放大器-CN201110077931.8有效
发明人：刘孝辉;龚夺;杨云 -专利权人：比亚迪股份有限公司
申请日： 2011-03-30 - 公布日： 2012-10-10 - 主分类号： H03F3/20 文献下载
摘要：一种功率放大器，包括：共源晶体管、共栅晶体管以及电容，所述共源晶体管的源极连接地信号，所述共源晶体管的栅极用以连接第一偏置电压；所述共栅晶体管的源极与共源晶体管的漏极连接，所述共栅晶体管的栅极用以连接第二偏置电压，所述共栅晶体管的漏极耦合一直流电压源，所述电容连接所述共栅晶体管的栅极和漏极。由于共栅晶体管的栅极和漏极之间连接有一电容，在该栅极和漏极之间形成一高通通路，使该栅极和漏极的压差减小，这样能够使漏极具有一个更大信号摆幅而不会达到栅极和漏极的击穿电压。
一种功率放大器

[发明专利]可变增益放大器-CN201110288636.7有效
发明人：安正旭;须田哲平;上田富雄 -专利权人：富士通半导体股份有限公司
申请日： 2011-09-19 - 公布日： 2012-05-23 - 主分类号： H03G3/20 文献下载
摘要：一种可变增益放大器包括：源极接地晶体管，输入信号被提供到其栅极；多个第一共源共栅晶体管，其源极被连接到源极接地晶体管的漏极；第二共源共栅晶体管，其源极被连接到源极接地晶体管的漏极；第一栅极接地晶体管，其源极被连接到多个第一共源共栅晶体管的漏极，并且恒定电压被施加到其栅极；以及输出负载，其被连接到第一栅极接地晶体管的漏极，其中，多个第一共源共栅晶体管和第二共源共栅晶体管被置入传导状态或非传导状态，从而使得源极接地晶体管的漏极电流恒定，并且使得漏极电流中被提供给多个第一共源共栅晶体管的部分改变
可变增益放大器

[发明专利]一种采用双增益提升电感的共源共栅放大器-CN202011013976.4在审
发明人：王政;倪梦虎;谢倩 -专利权人：电子科技大学
申请日： 2020-09-24 - 公布日： 2021-01-05 - 主分类号： H03F1/48 文献下载
摘要：本发明提供的一种采用双增益提升电感的共源共栅放大器，属于射频集成电路领域，包括共源共栅结构、栅极增益提升电感、Z嵌入网络电感、直流旁路电容；共源管的栅极连接信号输入端和偏置电压Vb2，共源管的源极通过Z嵌入网络电感接地，共源管的漏极连接共栅管的源极，共栅管的漏极连接信号输出端和电源电压，共栅管的栅极通过栅极增益提升电感连接偏置电压Vb1，同时在栅极增益提升电感连接偏置电压Vb1的一端，通过直流旁路电容与共源管的源极相连本发明通过在传统共源共栅放大器中设置栅极增益提升电感、Z嵌入网络电感和直流旁路电容，在增大单向增益的同时引入线性互易网络，进而大大提升在接近晶体管最大工作频率处的增益。
一种采用增益提升电感共源共栅放大器

[发明专利]具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱MOSFET沟道-CN200980157706.6无效
发明人： M·胡代特;R·皮拉里塞泰;M·拉多萨夫列维奇;G·德维;T·拉克希特;J·卡瓦列罗斯;W·蔡;P·马吉 -专利权人：英特尔公司
申请日： 2009-12-23 - 公布日： 2012-02-01 - 主分类号： H01L21/336 文献下载
摘要：描述的实施例包括具有金属源极/漏极的应变晶体管量子阱(QW)沟道区以及共形再生长源极/漏极，以在MOS沟道区中赋予单轴应变。可以利用晶格间距与沟道材料的晶格间距不同的结材料填充沟道层的被去除部分，以除了双轴应变之外，在沟道中导致单轴应变，双轴应变是由量子阱的顶部势垒层和底部缓冲层在沟道层中导致的。
具有金属再生长源极导致应变量子 mosfet 沟道

[发明专利]一种可变增益放大器-CN201980091930.3有效
发明人：李天一 -专利权人：华为技术有限公司
申请日： 2019-02-27 - 公布日： 2022-05-31 - 主分类号： H03G3/20 文献下载
摘要：一种可变增益放大器VGA，第一共源管对分别与第一共栅管对和第二共栅管对构成共源共栅结构，第二共源管对分别与第三共栅管对和第四共栅管对构成共源共栅结构，第一负载电阻分别耦合第一共栅管对中一个共栅管的漏极和第三共栅管对中一个共栅管的漏极，第二负载电阻分别耦合第一共栅管对中另一个共栅管的漏极和第三共栅管对中另一个共栅管的漏极，第一虚拟电阻分别耦合第二虚拟电阻、第二共栅管对中两个共栅管的漏极和第四共栅管对中两个共栅管的漏极，分流电路分别耦合第一共栅管对中两个共栅管的源极和第一虚拟电阻，反向并联电路分别耦合第三共栅管对中两个共栅管的源极、第一负载电阻和第二负载电阻。
一种可变增益放大器

[发明专利]降低MOS共发共基电路热电子恶化效应的电压限制偏置电路-CN01800836.4无效
发明人：帕韦尔·M·格雷斯奇 -专利权人：凯登丝设计系统公司
申请日： 2001-04-05 - 公布日： 2002-08-28 - 主分类号： H03F1/22 文献下载
摘要：当MOS共发共基放大器电路的输出电压为最大值时在漏极源极电压的最大偏移通过接地的源极晶体管期间可以在连接输出晶体管的共发共基的接地的源极晶体管中产生这些电流。当MOS共发共基放大器电路输出电压在它的最大值处时,该偏置电路配置作为MOS共发共基放大器电路输出节点与最高的共发共基连接晶体管的漏极节点之间的一个串联电压限制设备。改良的MOS共发共基放大器电路配置的一个实施例被安排来把灵敏共发共基晶体管的漏极源极电压偏移峰值限制为低于预先选定的临界电压Vcrit的一个数值。Vcrit被定义为灵敏共发共基晶体管的漏极源极电压值,对于它,由大于Vcrit的峰值漏极源极电压偏移所引起的瞬时和/或累积基极电流将把晶体管的灵敏电参数即时地或者累积地降低到一个范围,该范围将把放大器性能特性链路的一个外部漏极节点接于当MOS共发共基放大器的输出节点上而链路的一个外部源节点接于最上面的共发共基连接晶体管的漏极上。
降低 mos 共发共基电路电子恶化效应电压限制偏置

[发明专利]一种用于逆变器的大功率模块-CN202111212413.2在审
发明人：晏新海 -专利权人：晏新海
申请日： 2021-10-18 - 公布日： 2021-12-17 - 主分类号： H01L23/14 文献下载
摘要：三相逆变器上模块由3个共漏极MOS、或共集电极IGBT组成，桥式逆变器上模块由2个共漏极MOS、或共集电极IGBT组成；三相逆变器下模块由3个共源极MOS、或共发射极IGBT组成，桥式逆变器下模块由2个共源极MOS、或共发射极IGBT组成。上模块共漏极MOS芯片的漏极、或者共集电极IGBT芯片的集电极直接连接于上模块铜基板；下模块共源极MOS芯片的源极、或者共发射极IGBT芯片的发射极直接连接于下模块铜基板；大功率应用外接散热器时，模块铜基板直接连接到散热器
一种用于逆变器大功率模块

[实用新型]一种用于逆变器的大功率模块-CN202122503391.7有效
发明人：晏新海 -专利权人：晏新海
申请日： 2021-10-18 - 公布日： 2022-04-05 - 主分类号： H01L23/14 文献下载
摘要：三相逆变器上模块由3个共漏极MOS、或共集电极IGBT组成，桥式逆变器上模块由2个共漏极MOS、或共集电极IGBT组成；三相逆变器下模块由3个共源极MOS、或共发射极IGBT组成，桥式逆变器下模块由2个共源极MOS、或共发射极IGBT组成。上模块共漏极MOS芯片的漏极、或者共集电极IGBT芯片的集电极直接连接于上模块铜基板；下模块共源极MOS芯片的源极、或者共发射极IGBT芯片的发射极直接连接于下模块铜基板；大功率应用外接散热器时，模块铜基板直接连接到散热器
一种用于逆变器大功率模块

[发明专利]低功耗双向降噪低噪声放大器-CN201510785585.7有效
发明人：张然 -专利权人：中国电子科技集团公司第十研究所
申请日： 2015-11-16 - 公布日： 2018-06-26 - 主分类号： H03F1/26 文献下载
摘要：本发明提出一种低功耗双向降噪低噪声放大器，旨在提供一种噪声系数低，可靠性高，增益稳定，能够消除共栅管沟道热噪声、降低共源管沟道热噪声和共源端负载电阻热噪声的低功耗双向降噪低噪声放大器，本发明通过下述技术方案予以实现：阻抗下变换网络通过共栅极放大电路并联带反馈电阻的共源极放大电路共同组成一个单端输入、双端输出的低噪声放大电路，其中，共栅极输入放大电路由MOS管M1串联MOS管M3及其串联在MOS管M3漏极与电源VDD之间的负载电阻R1构成；共源极输入放大器电路由连接MOS管M2源极的电容C3串联MOS管M2串联MOS管M4，并联在MOS管M2栅极与MOS管M4漏极之间的反馈电阻R3，以及串联在MOS管M4漏极与电源
串联低噪声放大器负载电阻低功耗热噪声降噪漏极反馈电阻共栅极沟道电源低噪声放大电路共源极放大电路输入放大器电路输入放大电路放大电路噪声系数增益稳定共源管共源极下变换电容单端共源共栅双端源极阻抗输出网络

[发明专利]共源共栅开关功率放大器的系统和方法-CN200810190549.6有效
发明人：李玉九;韩正侯;安奎焕;金形旭;李洞护;梁起硕;李彰浩;金学善;乔伊·拉斯卡尔 -专利权人：三星电机株式会社;佐治亚科技研究公司
申请日： 2008-12-30 - 公布日： 2009-07-08 - 主分类号： H03F3/217 文献下载
摘要：本发明的示例性实施例可提供一种用于共源共栅开关功率放大器的系统和方法。所述系统和方法可包括第一共源极装置，所述第一共源极装置具有第一源极、第一栅极、第一漏极和第一体，其中，第一源极被连接到第一体，第一栅极被连接到输入端口。所述系统和方法还可包括第二共栅极装置，所述第二共栅极装置具有第二源极、第二栅极、第二漏极和第二体，其中，第二源极被连接到第一漏极，第二源极还被连接到第二体，第二漏极被连接到输出端口。
共源共栅开关功率放大器系统方法

[发明专利]一种硅衬底GaN半导体共源共栅器件的设计方法-CN201810818998.4有效
发明人：刘查理 -专利权人：刘查理
申请日： 2018-07-24 - 公布日： 2023-08-25 - 主分类号： G06F30/36 文献下载
摘要：本发明涉及半导体器件技术领域，尤其涉及一种硅衬底GaN半导体共源共栅器件的设计方法，将高压硅衬底GaN半导体器件漏极作为共源共栅器件的漏极，栅极与低压器件源极连接作为共源共栅器件的源极且接地电，源极与低压器件漏极连接，将低压器件栅极作为共源共栅器件的栅极；将高压硅衬底GaN半导体器件的硅基板接地电；将低压器件的阈值电压设计为3V～10V；在硅衬底GaN半导体共源共栅器件上并联高压硅二极管；通过公式计算低压器件漏极与源极之间的电容的值或者在低压器件上并联硅电容或者稳压二极管基于本发明设计的硅衬底GaN半导体共源共栅器件，解决了现有硅衬底GaN半导体共源共栅器件因其本身设计导致容易失效的问题。
一种衬底 gan 半导体共源共栅器件设计方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条