[发明专利]包括层叠的半导体芯片的半导体封装在审
| 申请号： | 202210942271.3 | 申请日： | 2022-08-08 |
| 公开（公告）号： | CN116096099A | 公开（公告）日： | 2023-05-09 |
| 发明（设计）人： | 李钟周;金庆民 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B80/00 | 分类号： | H10B80/00 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 叶朝君;张美芹 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及包括层叠的半导体芯片的半导体封装。一种半导体封装可包括：基板，其具有在同一平面上的第一侧和第二侧；第一半导体芯片，其设置在基板的第二侧上方；第一一侧第三半导体芯片层叠物，其设置在基板的第一侧上方并且与第一半导体芯片间隔开；第二半导体芯片层叠物，其设置在第一半导体芯片和第一一侧第三半导体芯片层叠物上方，该第二半导体芯片层叠物包括一个或更多个第二半导体芯片；以及第二一侧第三半导体芯片层叠物，其设置在第二半导体芯片层叠物上方，其中，各个第三半导体芯片层叠物包括偏移层叠的多个第三半导体芯片，多个第三半导体芯片随着第三半导体芯片更远离基板而朝着第一侧偏移，各个第三半导体芯片层叠物电连接到基板。 | ||
| 搜索关键词： | 包括 层叠 半导体 芯片 封装 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210942271.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 三侧模块-202310246537.5
- 张丁酉;克里斯托弗·保罗·韦德;孙力;郑基雄 - 安华高科技股份有限公司
- 2023-03-15 - 2023-10-24 - H10B80/00
- 本公开涉及一种三侧模块。一种设备包含：第一衬底，其包括一或多个第一互连层，其中第一裸片耦合到所述第一衬底的第一侧；以及第二衬底，其包括一或多个第二互连层。所述第二裸片可耦合到所述第二衬底的第一侧，且第三裸片耦合到所述第二衬底的第二侧。所述第一衬底与所述第二衬底可堆叠在一起。
- 半导体模块以及半导体模块的评价方法-202010078618.5
- 永渊博章 - 三菱电机株式会社
- 2020-02-03 - 2023-10-24 - H10B80/00
- 本发明涉及半导体模块以及半导体模块的评价方法。目的在于提供能够对在半导体器件与散热器之间设置的导热性材料的状态进行判定的半导体模块。半导体模块包含半导体器件、导热性材料以及控制部。导热性材料具有在特定的温度下软化或者熔化的性质，并且设置于半导体器件的外表面中的能够安装于散热器的一个面。控制部基于半导体器件的不同的2点处的温度信息，判定半导体器件的一个面与散热器之间的导热性材料的状态。
- 组对结构非易失性存储器及其制作方法-202310926358.6
- 金波;马彪 - 上海领耐半导体技术有限公司
- 2023-07-27 - 2023-10-20 - H10B80/00
- 本发明提供一种组对结构非易失性存储器的制作方法。该制作方法包括：在基底上的第二介电层中形成第一位线，第一位线与第一存储管的第二源漏区电连接，第二介电层中的第一阻挡层至少包覆第一位线的侧壁；在第二介电层上的第四介电层中形成第二凹槽，第二凹槽内覆盖有第二阻挡层；在第二凹槽底面的第二阻挡层中形成开口；从开口向下自对准刻蚀第二介电层形成第二通孔，在刻蚀形成第二通孔的过程中，第一阻挡层限定第二通孔的侧壁形成位置，第二通孔露出第一阻挡层的部分侧壁；在第二通孔内形成第二导电柱以及在第二凹槽内形成第二位线，第二位线与第二存储管的第二源漏区电连接。本发明还提供一种组对结构非易失性存储器。
- 电子封装-202211403324.0
- 林弘毅;孔政渊 - 日月光半导体制造股份有限公司
- 2022-11-10 - 2023-10-17 - H10B80/00
- 提供一种电子封装。所述电子封装包含处理组件和存储器单元。所述处理组件的一侧包含第一区和不同于所述第一区的第二区。所述存储器单元安置在所述第一区上方。所述第一区经配置以提供所述处理组件和所述存储器单元之间的互连，且所述第二区经配置以提供外部连接。
- 半导体封装件-202310115653.3
- 文炅炖 - 三星电子株式会社
- 2023-02-08 - 2023-10-17 - H10B80/00
- 一种半导体封装件，包括位于缓冲器裸片上的第一半导体裸片和第二半导体裸片。该第一半导体裸片包括：位于第一半导体基板上的第一存储块；第一层间电介质层；穿透该第一半导体基板并连接到该缓冲器裸片的第一通路；以及位于该第一层间电介质层上并连接到该第一存储块的第一导电焊盘。该第二半导体裸片包括：位于第二半导体基板上的第一计算块，该第一计算块被配置为计算从该第一存储块接收的数据并将结果存储到该第一存储块；第二层间电介质层；以及位于该第二层间电介质层下方并连接到该第一计算块的第二导电焊盘。该第一层间电介质层的顶表面与该第二层间电介质层接触。该第一导电焊盘与该第二导电焊盘接触。
- 半导体装置及其制造方法-201811599371.0
- 松浦永悟 - 铠侠股份有限公司
- 2018-12-26 - 2023-10-13 - H10B80/00
- 实施方式提供一种能够在不使用间隔芯片的情况下将一半导体芯片配置在另一半导体芯片上方从而缩小封装尺寸的半导体装置及其制造方法。本实施方式的半导体装置具备形成着电极的基板、设置在基板的表面上的第1及第2半导体芯片、将第1半导体芯片与电极连接的导线、粘接层、及树脂层。第2半导体芯片在朝向基板侧的面即背面具有形成着突出部的第1区域及第1区域以外的第2区域，第2区域位于第1半导体芯片或导线的至少一部分的上方。粘接层设置在第1区域与基板之间及第2区域与基板之间。树脂层设置在基板上，且被覆第1及第2半导体芯片。
- 半导体装置及半导体装置的制造方法-202210938670.2
- 本郷悟史;右田达夫;丰田现 - 铠侠股份有限公司
- 2022-08-05 - 2023-10-03 - H10B80/00
- 本发明提供一种能够实现半导体装置的窄间距化的半导体装置及半导体装置的制造方法。本实施方式的半导体装置具备：基底基板，其包含布线层；第一芯片，其设置在所述基底基板之上；第二芯片，其设置在所述第一芯片之上；以及树脂膜，其设置在所述第一芯片的侧面、所述第一芯片的与朝向所述基底基板的面相反一侧的面、以及所述第二芯片的侧面，从所述第一芯片的侧面起沿着第一方向的所述树脂膜的厚度大于从所述第二芯片的侧面起沿着所述第一方向的所述树脂膜的厚度，其中所述第一方向是垂直于所述第一芯片的侧面的方向。
- 集成电路组件、处理器和片上系统-202310673218.2
- 张喆;李双辰;许晗;卓有为;魏学超;牛迪民;郑宏忠 - 阿里巴巴达摩院（杭州）科技有限公司
- 2023-06-07 - 2023-09-29 - H10B80/00
- 本发明实施例提供一种集成电路组件、处理器和片上系统，所述集成电路组件包括至少两层晶圆层，每层晶圆层包括正面与背面，其中，在所述至少两层晶圆层中，第一层晶圆层与第二层晶圆层正面对正面堆叠，所述第二层晶圆层和所述第三晶圆层依次为正面对背面堆叠，所述第二层晶圆层经过硅通孔、重布线层以及混合键合处理，所述至少两层晶圆层通过各层的硅通孔、重布线层以及混合键合进行相互连接。本发明实施例的集成电路组件可以提供更大的片上存储容量以满足基础模型计算的需求。
- 一种存储器及其制备方法-202210255720.7
- 杨蒙蒙;白杰;肖德元 - 长鑫存储技术有限公司
- 2022-03-15 - 2023-09-22 - H10B80/00
- 本公开实施例提供了一种存储器及其制备方法，其中，所述存储器包括：多个堆叠设置的半导体结构，所述半导体结构包括：第一基底，包括外围电路结构；第一整合电路层，设置在所述第一基底上，所述第一整合电路层电连接所述外围电路结构；第二基底，设置在所述第一整合电路层上，所述第一整合电路层和所述第二基底之间设有第一介质层，所述第二基底包括存储电路结构；其中，所述第一基底和所述第二基底包括半导体层。
- 一种加强散热的存储芯片的封装结构及其制作方法-202210875700.X
- 华毅;陈仁升;张光明 - 太极半导体（苏州）有限公司
- 2022-07-25 - 2023-09-12 - H10B80/00
- 本发明提供了一种存储芯片的封装结构，其包括：基板；逻辑芯片，所述逻辑芯片设置于所述基板之上；第一存储芯片，所述第一存储芯片设置于所述逻辑芯片之上；第二存储芯片，所述第二存储芯片设置于所述第一存储芯片之上；第三存储芯片，所述第三存储芯片设置于所述第二存储芯片之上；其中所述第二存储芯片的面积小于第一存储芯片，所述第三存储芯片的面积小于第二存储芯片的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元；在所述阶梯状结构单元之间还设置有导热模块。本发明相比于现有技术，不但可实现多个存储芯片的堆叠，提高了存储密度的同时保证了良好的散热性能。
- 一种芯片系统及电子设备-202223603396.8
- 何向阳;郑立科;吴中夏 - 恒玄科技（北京）有限公司
- 2022-12-30 - 2023-09-12 - H10B80/00
- 本申请提出了一种芯片系统及电子设备，该芯片系统包括主控芯片和WLCSP封装芯片，其中，所述主控芯片与所述WLCSP封装芯片连接，所述主控芯片内部封装有至少一颗闪存芯片，所述WLCSP封装芯片底部封装有闪存控制器，所述闪存芯片与所述闪存控制器连接。本申请通过主控芯片提供闪存芯片，无需增加外置闪存，节省外置闪存所需的电源走线以及在PCB上占用的空间，避免量产时可能会增加生产的不良率的情况。
- 兼容式FLASH封装-202320796103.8
- 解力;李相宏;谭红军;刘金 - 深圳市兆驰数码科技股份有限公司
- 2023-04-12 - 2023-09-08 - H10B80/00
- 本实用新型公开一种兼容式FLASH封装，其包括基板以及设于基板上的封装体，所述封装体内封装NAND和SPINAND，且所述封装体包括使用一个焊盘的复用接口以及与CPU进行通信的通信接口，所述复用接口兼容NAND和SPINAND的FLASH封装，且该复用接口共用一个焊盘；所述通信接口的通信协议同时兼容NAND协议和SPINAND协议。通过上述方案实现的兼容性FLASH封装，可以把以上NAND的FLASH封装和SPINAND的封装两者合并到一起，并且使用一个焊盘，且其通信接口按照NAND和SPINAND协议都接入上，这样后期无论使用NAND或者SPINAND的FLASH都可以自由的切换，无需再更改设计。
- 一种集成电路结构-202310643750.X
- 陈珍;谢冬;姜玉丽 - 湖北江城实验室科技服务有限公司
- 2023-05-31 - 2023-09-05 - H10B80/00
- 本申请涉及集成电路领域，公开了一种集成电路结构。集成电路结构包括：依次堆叠的第一逻辑芯片、第一存储芯片、第二存储芯片和第二逻辑芯片。其中，第一逻辑芯片，用于控制并直接访问第一存储芯片；第一存储芯片，用于存储动态数据；第二存储芯片，用于存储静态数据；第二存储芯片为相变存储器；第二逻辑芯片，用于控制并直接访问第二存储芯片。
- 存储系统封装结构及其形成方法-202280006028.9
- 曾心如;陈鹏;周厚德 - 长江存储科技有限责任公司
- 2022-12-06 - 2023-09-01 - H10B80/00
- 本公开提供一种存储系统封装结构及其制作方法。存储系统封装结构包括存储模块、存储控制器、电连接到存储控制器的重分布层、包封存储模块和存储控制器的塑料包封层、以及在垂直方向上延伸并被配置为向存储模块提供电功率的一个或多个连接柱。每个存储模块包括在垂直方向上堆叠的存储管芯。每个连接柱包括与存储管芯之一物理接触的第一部分和与重分布层物理接触的第二部分。
- 集成电路组件、处理器和片上系统-202310672654.8
- 许晗;李双辰;张喆;卓有为;魏学超;牛迪民;郑宏忠 - 阿里巴巴达摩院（杭州）科技有限公司
- 2023-06-07 - 2023-08-29 - H10B80/00
- 本发明实施例提供了一种集成电路组件、处理器和片上系统。所述集成电路组件包括三层晶圆层，所述晶圆层包括正面与背面，其中第一层晶圆层与第二层晶圆层正面对正面堆叠，所述第二层晶圆层与第三层晶圆层正面对背面堆叠，所述三层晶圆层经过硅通孔、重布线层以及混合键合互相连接，所述第二层晶圆层或者三层晶圆层中的慢速晶圆层包括直接内存存取主控制器，所述直接内存存取主控制器配置为接收所述其他层晶圆层的从端发送的数据传输请求，令所述第二层晶圆层或者三层晶圆层中的慢速晶圆层的从端进行数据传输。本发明实施例第二层晶圆层或者慢速晶圆层的直接内存存取主控制器，令数据传输无需跨越三层晶圆层，减少了数据传输的距离。
- 半导体结构及半导体结构的制作方法-202310587374.7
- 范增焰 - 长鑫存储技术有限公司
- 2023-05-19 - 2023-08-29 - H10B80/00
- 本公开是关于一种半导体结构及半导体结构的制作方法，半导体结构包括：包括上芯片、下芯片和基板，下芯片上具有被配置为使下芯片与基板电连接的导线，上芯片上开设有位置与导线的位置对应的避让槽，部分导线位于避让槽内部。本公开上芯片边缘处形成的避让槽，使用于连接下芯片和基板的导线的部分实体位于避让槽内部，减少上芯片的边缘接触甚至挤压导线，以致于导线失效的可能。
- 使小芯片能够旋转到多小芯片集群中的边缘接口放置-202180082640.X
- M·G·普莱克;T·M·布鲁尔 - 美光科技公司
- 2021-10-06 - 2023-08-25 - H10B80/00
- 一种基于小芯片的系统包括：衬底，其包括导电互连件；及多个小芯片，其布置在中介层上并且使用所述衬底的所述导电互连件互连。小芯片包含多个列的多个输入‑输出(I/O)信道，并且所述I/O信道连接到I/O衬垫块，并且所述小芯片的每一侧面包含多个所述I/O衬垫块。在所述小芯片的所述侧面上的所述多个I/O衬垫块相对于所述小芯片的中心线对称地布置，并且在所述小芯片的所述侧面上的每个I/O衬垫块与所述侧面上的任何邻近I/O衬垫块相距共同距离。
- 堆叠的半导体结构及其形成方法-202310586538.4
- 郭帅;刘忠明 - 长鑫存储技术有限公司
- 2023-05-19 - 2023-08-25 - H10B80/00
- 本公开实施例提供了一种堆叠的半导体结构及其形成方法，堆叠的半导体结构包括：第一晶圆，第一晶圆包括第一存储阵列；第二晶圆，第二晶圆包括相对的第一面和第二面；第二晶圆的第一面包括第一外围电路，第二晶圆的第二面包括第二外围电路；第三晶圆，第三晶圆包括第二存储阵列；第一晶圆、第三晶圆分别与第二晶圆键合共同形成堆叠的半导体结构。
- 半导体存储装置-201810885574.X
- 山崎贵史;菊地伸一 - 铠侠股份有限公司
- 2018-08-06 - 2023-08-25 - H10B80/00
- 实施方式提供一种能够谋求可靠性的提高的半导体存储装置。实施方式的半导体存储装置具备衬底、控制器、半导体存储器零件、第1及第2电容器、以及跨接元件。所述衬底具有导体图案。所述导体图案包含：第1导体部，在所述衬底的厚度方向上与所述第1电容器的至少一部分重叠且电连接在所述第1电容器；及第2导体部，在所述衬底的厚度方向上与所述第2电容器的至少一部分重叠且电连接在所述第2电容器。所述第1导体部与所述第2导体部相互分离，并且利用所述跨接元件相互电连接。
- 包含二维移位的TSV半导体装置-201911314971.2
- 平野敏树;V.阿亚努尔-维蒂卡特;N.沃德拉哈利 - 西部数据技术公司
- 2019-12-19 - 2023-08-25 - H10B80/00
- 公开了一种包含二维移位的TSV半导体装置。该半导体装置包含在两个正交方向上偏移地堆叠的半导体裸片。接着可以形成TSV，所述TSV连接所述堆叠中的相应裸片上的对应裸片接合焊盘。通过使所述裸片在两个正交方向上偏移，减小了总阶梯式偏移且因此减小了所述堆叠的未用阻进区域的大小。
- 半导体封装-201910095219.7
- 金容勋 - 三星电子株式会社
- 2019-01-30 - 2023-08-22 - H10B80/00
- 一种半导体封装，包括：封装基板；封装基板上的逻辑芯片；封装基板上的存储器堆叠结构，包括沿第一方向堆叠的第一导体芯片和第二半导体芯片；以及封装基板和存储器堆叠结构之间的第一凸块。逻辑芯片和存储器堆叠结构沿着与第一方向交叉的第二方向在封装基板上间隔开。第一半导体芯片包括：电连接到第二半导体芯片的穿通孔、连接到穿通孔的芯片信号焊盘、以及电连接到芯片信号焊盘且具有与第一凸块接触的边缘信号焊盘的第一再分布层。沿第二方向的逻辑芯片和边缘信号焊盘之间的距离小于逻辑芯片和芯片信号焊盘之间的距离。
- 三维结构的半导体存储装置-201810282560.9
- 吴星来;金东赫;丁寿男 - 爱思开海力士有限公司
- 2018-04-02 - 2023-08-22 - H10B80/00
- 三维结构的半导体存储装置。一种半导体存储装置包括：逻辑结构，所述逻辑结构包括形成在基板上的外围电路元件、覆盖所述外围电路元件的底部介电层以及被设置在所述底部介电层中并且联接到所述外围电路元件的底部布线；存储结构，所述存储结构沿与所述基板的顶表面垂直的第一方向堆叠在所述逻辑结构上；位线，所述位线被设置在覆盖所述存储结构的第一顶部介电层上，沿与所述基板的顶表面平行的第二方向延伸，并且被划分为第一位线部分和第二位线部分；以及电力焊盘，所述电力焊盘被设置在所述第一顶部介电层上并位于所述第一位线部分和所述第二位线部分之间，并且通过穿过所述存储结构的电力联接接触件联接到所述底部布线。
- 一种基于晶圆级扇出的多层芯片堆叠封装结构-202310593356.X
- 詹凯;张力;何洪文 - 沛顿科技（深圳）有限公司
- 2023-05-24 - 2023-08-15 - H10B80/00
- 本发明公开了一种基于晶圆级扇出的多层芯片堆叠封装结构，包括封装组件，所述封装组件包括基板与模封材料，所述基板表面设置有TSV bridged die，TSV bridged die与基板互联，TSV bridged die设置有铜柱，基板表面设置有Bump，基板表面设置有Die1、Die2、Die3、Die4、Die5、Die6，Die1、Die2、Die3、Die4、Die5、Die6分别通过堆叠进行互联设置于基板，基板表面设置有模封材料，通过模封材料与基板连接将堆叠处进行模封处理，基板底部设置有锡球，该结构通过多芯片堆叠封装，可以降低整体封装厚度，相比于引线键合堆叠封装能缩短芯片间互连长度减小信号时延，增强散热性能，相比于仅用TSV进行多芯片堆叠的方案，可用更好的降低生产的成本，更加具有成本优势。
- 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法-202211658304.8
- J·D·霍普金斯;D·法兹尔;M·E·科乌通斯基 - 美光科技公司
- 2022-12-22 - 2023-08-11 - H10B80/00
- 本申请案涉及包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。一种存储器阵列包括存储器单元串。所述存储器阵列包括横向间隔的存储器块，所述存储器块个别地包括竖直堆叠，所述竖直堆叠包括导体层级之上的交替的绝缘层级与导电层级。存储器单元的沟道材料串构造延伸穿过所述绝缘层级及所述导电层级。所述沟道材料串构造的所述沟道材料直接电耦合到所述导体层级的导体材料。子结构材料在所述导体层级中且横向跨越所述沟道材料串构造中的多者的底部且横向地在所述底部之间横跨。所述子结构材料具有与所述导体材料的上部不同的成分。所述子结构材料包括横向向内锥形化而移动到所述导体层级中更深处的横向相对侧。公开其它实施例，包含方法。
- 具有处理器和异构存储器的一体化半导体器件及其形成方法-202011488127.4
- 程卫华;刘峻 - 长江存储科技有限责任公司
- 2019-09-11 - 2023-08-08 - H10B80/00
- 公开了半导体器件的实施例及其制造方法。在示例中，半导体器件包括NAND存储器单元和包含第一键合接触部的第一键合层。半导体器件还包括包含DRAM单元和含有第二键合接触部的第二键合层的第二半导体结构。半导体器件还包括包含处理器、SRAM单元和含有第三键合接触部的第三键合层的第三半导体结构。半导体器件还包括在第一和第三键合层之间的第一键合界面，以及在第二和第三键合层之间的第二键合界面。第一键合接触部在第一键合界面处与第一组第三键合接触部接触。第二键合接触部在第二键合界面处与第二组第三键合接触部接触。第一键合界面和第二键合界面在同一平面中。
- 一种SMCP芯片-202310459182.8
- 张波;黄柱光 - 深圳市芯存科技有限公司
- 2023-04-26 - 2023-08-01 - H10B80/00
- 本发明公开一种SMCP芯片，包括PCB基板，封装在所述PCB基板正面的SPI NAND FLASH和DDR3SDRAM，以及设置在所述PCB基板背面的18个焊盘；所述SPI NAND FLASH设置有至少8个管脚，所述DDR3SDRAM设置有12个管脚，所述SPI NAND FLASH的8个管脚分别与其中8个所述焊盘电连接，所述DDR3SDRAM的12个管脚分别与另外12个所述焊盘电连接。本发明的SMCP芯片集成了SPINAND和DDR3，提升了擦写次数，实现了产品小型化。
- 半导体封装结构及其制作方法-202210104926.X
- 吕俊麟;张守仁;陈启明 - 力晶积成电子制造股份有限公司
- 2022-01-28 - 2023-08-01 - H10B80/00
- 本发明公开一种半导体封装结构及其制作方法，其中该半导体封装结构包括控制单元与存储单元。控制单元包括垂直堆叠的第一晶片与第二晶片。存储单元设置于控制单元的第二晶片上。存储单元包括垂直堆叠的多个第三晶片与第四晶片。存储单元在半导体封装结构的法线方向上重叠于控制单元。
- 包括层叠的半导体晶片的层叠封装-201811579339.6
- 都恩惠 - 爱思开海力士有限公司
- 2018-12-24 - 2023-08-01 - H10B80/00
- 包括层叠的半导体晶片的层叠封装。一种层叠封装包括：第一半导体晶片；第二半导体晶片，该第二半导体晶片被层叠在所述第一半导体晶片上；以及第三半导体晶片，该第三半导体晶片被设置在所述提升支撑件上。所述第三半导体晶片与所述第二半导体晶片在竖直方向部分地交叠。
- 用于系统级封装设备的与铜柱连接的裸管芯智能桥-201680091214.1
- G·塞德曼;T·瓦格纳;A·沃尔特;B·魏达斯 - 英特尔公司
- 2016-12-29 - 2023-07-21 - H10B80/00
- 一种系统级封装设备包括半导体桥，该半导体桥使用裸管芯柱与诸如处理器管芯的半导体器件耦合。该设备实现了薄形状因子。
- 半导体装置-201810895900.5
- 筑山慧至;小柳胜;伊东干彦;河崎一茂 - 铠侠股份有限公司
- 2018-08-08 - 2023-07-18 - H10B80/00
- 本发明提供一种半导体装置。实施方式的半导体装置包含：基底部件；积层体，配置于基底部件上，且包含在与基底部件的上表面交叉的方向上积层的多个半导体芯片、及与多个半导体芯片相连的公共端子；第1导体，设置在积层体上；第2导体，设置在基底部件的上表面；及连接导体，将第1导体与第2导体连接；且多个半导体芯片具有配置着功能元件的元件面、及与元件面为相反侧的背面，分别包含从背面到达元件面的贯通电极，公共端子包含多个半导体芯片的贯通电极，且具有位于积层体的上表面的上端、及位于积层体的下表面的下端，第1导体连接于公共端子的上端，第2导体经由连接导体而连接于第1导体，并且电连接于公共端子的下端。
- 专利分类
