[发明专利]基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法有效
| 申请号： | 202010139889.7 | 申请日： | 2020-03-03 |
| 公开（公告）号： | CN111342821B | 公开（公告）日： | 2023-05-23 |
| 发明（设计）人： | 何怡刚;赵明;袁伟博;李志刚;阮义 | 申请（专利权）人： | 合肥工业大学 |
| 主分类号： | H03K5/131 | 分类号： | H03K5/131;G01R29/02 |
| 代理公司： | 长沙星耀专利事务所(普通合伙) 43205 | 代理人： | 宁星耀;赵静华 |
| 地址： | 230009 安*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法，该系统包括信号输入模块、控制模块、瞬态脉冲产生模块、信号传播模块、瞬态脉冲测量模块和显示模块，信号输入模块分别与瞬态脉冲产生模块、瞬态脉冲测量模块、显示模块相连，瞬态脉冲产生模块分别与信号传播模块、控制模块相连，信号传播模块与瞬态脉冲测量模块相连，瞬态脉冲测量模块分别与显示模块、控制模块相连。本发明还提供一种基于FPGA的单粒子瞬态脉冲产生和测量方法。本发明可避免产生信号失真；瞬态脉冲精度可达78ps，精度较高；在FPGA中占用的空间较少，运行速度快。 | ||
| 搜索关键词： | 基于 fpga 粒子 瞬态 脉冲 产生 测量 系统 及其 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥工业大学，未经合肥工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010139889.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种通过DSP的CLB模块输出任意线数的编码器倍频方法-202310851574.9
- 雷柏林 - 江苏吉泰科电气有限责任公司
- 2023-07-12 - 2023-10-03 - H03K5/131
- 本发明公开了一种通过DSP的CLB模块输出任意线数的编码器倍频方法，涉及主轴伺服控制器倍频编码器线数技术领域。包括以下步骤：S1：在DSP芯片程序中，开一个10ms的定时中断，采集10ms时间内编码器的脉冲差量个数Pluse0，通过原始的编码器线数Number0和倍频后的编码器线数Number1计算出倍频后的脉冲差量个数Pluse1，S2：通过步骤1计算出来的脉冲个数Pluse1和10ms时间T计算出倍频后的脉冲周期时间T
- 一种车辆电驱动总成旋转分度脉冲合成系统-202320586870.6
- 何梓键;欧展聪;廖宝剑 - 广东施泰德测控与自动化设备有限公司
- 2023-03-23 - 2023-09-19 - H03K5/131
- 本实用新型提供一种车辆电驱动总成旋转分度脉冲合成系统，其包括一对旋转编码器以及信号处理器，一对所述旋转编码器分别设置在车辆电驱动总成内的差速器上左右两侧输出轴上，一对所述旋转编码器分别与所述信号处理器的输入端口通信相连，所述信号处理器对一对所述旋转编码器输入的信号进行逻辑运算处理，得到一个等效于车辆差速器输入端的旋转分度脉冲信号并进行输出；本方案通过对电动车辆的集成式电驱动总成的差速器左右两侧旋转轴分度脉冲信号，以CPLD为核心的信号处理器进行处理，得到了可靠的电驱动总成振动噪音测试分析所需的实时(无延迟)的对应输入旋转轴的分度脉冲信号。
- 一种基于波形编码的数字信号延迟方法-202310257423.0
- 白杨;孙希延;段筱雨;纪元法;梁维彬;付文涛 - 桂林电子科技大学
- 2023-03-16 - 2023-06-23 - H03K5/131
- 本发明涉及电子信息技术领域，具体涉及一种基于波形编码的数字信号延迟方法及系统；对待延迟的数字信号波形进行编码，得到波形编码；利用存储器对所述波形编码进行储存，得到储存编码；对读取模块和解码模块进行延迟时间控制，生成控制指令；待达到延迟时间后，所述编码模块基于所述控制指令读取所述储存编码，得到读出编码；所述解码模块基于编码规则对所述读出编码进行解码，输出延迟后的信号，该方法将直接对采样信号进行存储，改为首先对波形进行编码，再存储编码后的波形，从而减少了波形存储所需的存储容量，并且通过优选编码方案，能够实现存储容量不随延迟时间的增加而增加，从而在有限存储资源下能够实现长时间延迟处理。
- 数据延时方法、装置、电路、电子设备及可读存储介质-202310273886.6
- 沈飘海 - 维沃移动通信有限公司
- 2023-03-21 - 2023-06-09 - H03K5/131
- 本申请公开了一种数据延时方法、装置、电路、电子设备及可读存储介质。该数据延时方法应用于电子设备，所述电子设备包括数据延时电路，所述数据延时电路包括N个独立的第一寄存器，所述方法包括：在第M个时钟周期将第一数据存储至目标寄存器，所述目标寄存器为所述N个第一寄存器中第L个第一寄存器；在M大于N的情况下，在所述第M个时钟周期获取所述目标寄存器输出的第二数据，所述第二数据为第M‑N个时钟周期存入所述目标寄存器的数据。
- 半导体装置、延迟电路和相关方法-202210505818.3
- 黄志琪;赤松宏 - 美光科技公司
- 2018-08-01 - 2023-06-06 - H03K5/131
- 本申请涉及半导体装置、延迟电路和相关方法。用于在有源模式期间从施加到半导体装置的RC延迟电路的输入信号生成延迟的输出信号的方法和设备。所述RC延迟电路配置为在备用模式期间响应于复位信号而在节点上上拉电压电平。
- 基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法-202010139889.7
- 何怡刚;赵明;袁伟博;李志刚;阮义 - 合肥工业大学
- 2020-03-03 - 2023-05-23 - H03K5/131
- 基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法，该系统包括信号输入模块、控制模块、瞬态脉冲产生模块、信号传播模块、瞬态脉冲测量模块和显示模块，信号输入模块分别与瞬态脉冲产生模块、瞬态脉冲测量模块、显示模块相连，瞬态脉冲产生模块分别与信号传播模块、控制模块相连，信号传播模块与瞬态脉冲测量模块相连，瞬态脉冲测量模块分别与显示模块、控制模块相连。本发明还提供一种基于FPGA的单粒子瞬态脉冲产生和测量方法。本发明可避免产生信号失真；瞬态脉冲精度可达78ps，精度较高；在FPGA中占用的空间较少，运行速度快。
- 一种基于DDS时钟移相技术的延时装置及方法-201910671269.5
- 王志斌;李子桐;李孟委;王莲英;杨坤;刘映光 - 中北大学
- 2019-07-24 - 2023-03-31 - H03K5/131
- 本发明属于取样示波器技术领域，具体涉及一种基于DDS时钟移相技术的延时装置及方法，包括触发输入模块、DDS模块、FPGA模块、延时脉冲同步模块和取样触发脉冲输出模块，触发输入模块与DDS模块的输入端连接；FPGA模块中的测频模块与DDS模块的输出端连接；FPGA模块中的控制通信模块与DDS模块的通信接口连接；DDS模块与延时脉冲同步模块的数据输入端连接；FPGA模块的脉冲信号产生模块与延时脉冲同步模块的时钟输入端连接；延时脉冲同步模块的输出端与取样触发脉冲输出模块连接。本方案应用于取样示波器中，可以解决顺序等效采样中延时精度低，范围小的问题。
- 一种基于时钟插补法的低抖动延时方法及系统-202211491795.1
- 张延超;张志华;欧阳辰穗;李秀娜;周志权;任秀云;刘立宝 - 哈尔滨工业大学（威海）
- 2022-11-25 - 2023-03-14 - H03K5/131
- 本发明公开了一种基于时钟插补法的低抖动延时方法及系统，包括以下步骤：调节数字电路的时钟时序，得到用来驱动微处理器的存在相位差的多路时钟信号；利用所述时钟信号驱动微处理器对外部脉冲信号进行触发延时，得到延时输出信号；利用逻辑门对所述延时输出信号进行选择，得到低抖动延时信号；利用延时线芯片对所述延时信号输出的延时时间进行微调整，并输出调整后的所述低抖动延时信号。与现有技术方案对比，本发明所涉及的低抖动延时电路方案是一种数字电路的方法，其电路结构方案更为简单，体积较小，实现方式成本较低，并且通过该方法可以间接提高整个系统的时钟频率，从而降低延时信号的抖动。
- 中频脉冲电路及治疗仪-202310032045.6
- 金娜 - 北京市金华医疗器械研究所
- 2023-01-10 - 2023-03-07 - H03K5/131
- 本发明实施例公开了一种中频脉冲电路及治疗仪。其中，中频脉冲电路，包括：控制电路板和脉冲电路板，所述控制电路板和脉冲电路板电连接；所述控制电路板，包括主控电路、串口通信电路、第一电源电路、FPGA电路、数模转换电路、驱动电路和第一接口电路；所述脉冲电路板，包括第二接口电路、电平转换电路、板卡地址选择电路、通信电路、第二电源电路、波形输出电路、模数转换电路、单通道波形选择电路、功率放大电路、信号采集电路。达到提高治疗效果的目的。
- 多工艺角延时电路、相位调节电路、时钟控制电路和芯片-202210511771.1
- 吴丽丽;何永松;余金金;顾东华 - 上海燧原科技有限公司
- 2022-05-11 - 2022-12-23 - H03K5/131
- 本发明实施例公开了一种多工艺角延时电路、相位调节电路、时钟控制电路和芯片。多工艺角延时电路包括第一延时选择器和n个延时单元，其中，一个延时单元对应一种工艺角，各延时单元分别对应不同的工艺角，延时单元用于根据第一选择信号控制自身的第一信号输出端输出第一延时信号，第一延时信号为待延迟信号发生对应工艺角的第一延时或者第二延时后的信号；第一延时选择器包括n个与延时单元的第一信号输出端一一对应的选择输入端，第一延时选择器的选择输入端与对应的延时单元的第一信号输出端连接，第一延时选择器用于根据第二选择信号控制自身的选择输出端输出对应的选择输入端的信号；本发明实施例由此实现了待延迟信号分别在n种工艺角下的相位偏移，相位偏移包括对应工艺角的第一延时或者对应工艺角的第二延时。
- 时钟校准装置、设备及方法-202210585220.X
- 不公告发明人 - 深圳数马电子技术有限公司
- 2022-05-26 - 2022-09-09 - H03K5/131
- 本发明提供一种时钟校准装置、设备及方法。时钟校准装置应用于时钟电路，时钟电路用于提供时钟信号，时钟校准装置包括接收模块和校准模块，接收模块用于接收校准数据，校准数据包括加脉冲数量和减脉冲数量中的至少一种,以及校准周期信息；校准模块与接收模块连接，并用于与时钟电路连接，校准模块用于根据时钟信号和校准数据对校准周期内的时钟信号进行脉冲校准，以使校准后的时钟信号的频率达到标称频率，其中加脉冲数量用于指示增加脉冲的数量，减脉冲数量用于指示减少脉冲的数量，如此时钟校准装置可实现时钟信号脉冲的增加和减少，从而达到提高和降低时钟信号频率的目的。
- 一种时钟多路复用器及电子设备-202110683614.4
- 谭亚伟;王潘丰;王海力;崔运东 - 京微齐力（深圳）科技有限公司
- 2021-06-21 - 2022-07-22 - H03K5/131
- 本申请实施例公开了一种时钟多路复用器不仅包括两个时钟输入模块，还包括两个时钟信号产生模块，其中，时钟输入模块不仅通过时钟信号输出端输出时钟输出信号给第一逻辑门，还通过使能信号输出端输出使能信号，该使能信号和选择信号共同激发时钟信号产生模块产生时钟信号作为该时钟输入模块的时钟输入信号。可见，时钟多路复用器中的两个时钟输入模块的时钟输入信号均由各自的使能信号和选择信号共同激发产生，因此，切换时钟时选择信号发生改变，导致两个时钟输入模块的时钟输入信号产生改变。在切换时钟前目的时钟可自动开启，在切换时钟后源时钟可自动关闭，无需附加其他控制电路使得时钟多路复用器的使用电路简化。
- 可编程延迟电路及电子设备-202220060346.0
- 邱星福;符志岗;朱同祥;欧新华;袁琼;陈敏;戴维;宁亚平 - 上海芯导电子科技股份有限公司
- 2022-01-11 - 2022-07-05 - H03K5/131
- 本实用新型提供了一种用于对一输入信号进行预设延时后输出的可编程延迟电路及其电子设备，可编程延迟电路包括：与非门、阻容延迟单元、触发器、反相器以及计数器；所述与非门的第一输入端接入所述输入信号；所述阻容延迟单元用于对所述输入信号产生第一延迟时间；所述触发器用于产生一复位脉冲给所述与非门；所述计数器用于计量所述第一延迟时间的重复次数，当所述第一延迟时间的重复次数达到计数器预设数值时，所述计数器的计数清零；所述计数器的输出端将所述输入信号输出，且所述计数器的输出端将所述输入信号反馈至所述阻容延迟单元的第二输入端，所述阻容延迟单元在接收到所述计数器的输出端输出的信号后停止延时。
- 一种针对高精度延时链的低开销精度校准电路及方法-202110622870.2
- 赵杨;曹强辉 - 谷芯（广州）技术有限公司
- 2021-06-03 - 2022-03-29 - H03K5/131
- 本发明公开了一种针对高精度延时链的低开销精度校准电路及方法，该电路包括：延时链，包括一个以上的延时单元，输入脉冲信号Chainln依次经过延时链中的延时单元；选出一个延时单元的输出作为最终的输出信号ChainOut；信号捕捉电路，用来采样ChainOut信号并累加采样到的结果；控制逻辑单元，用来控制信号捕捉电路中对输出信号ChainOut信号的采样，并控制信号捕捉电路中加法器的输出结果。该方法基于上述电路来实施。本发明具有结构简单、便于实施、精度高等优点。
- 一种基于幅度转换时序的高精度数字抖动注入装置-202110918815.8
- 付在明;陈李;刘航麟;刘科 - 电子科技大学
- 2021-08-11 - 2022-03-15 - H03K5/131
- 本发明属于数字测试技术领域，具体为一种基于幅度转换时序的高精度数字抖动注入装置。本发明利用幅度转换时序的原理，将地址发生器与时钟发生器相连，使地址发生器产生的地址与时序关联，通过波形查找表查找出与地址对应的原始波形样点数据，通过抖动数据查找表查找出原始抖动样点数据。然后利用调幅运算模块和数据运算模块，针对不同的数据抖动幅度和抖动类型的注入要求，采用与抖动注入类型相匹配的数据直接幅度相加、或筛选出边沿数据样点再进行幅度修改；即改变原本波形信号数据的边沿样点幅度数据的方式，实现加抖的目的。与现有技术相比，本发明能够同时实现抖动幅度和频率参数高可调性，以及提升抖动注入的精度。
- 可编程延迟电路及电子设备-202210028849.4
- 邱星福;符志岗;朱同祥;欧新华;袁琼;陈敏;戴维;宁亚平 - 上海芯导电子科技股份有限公司
- 2022-01-11 - 2022-03-04 - H03K5/131
- 本发明提供了一种用于对一输入信号进行预设延时后输出的可编程延迟电路及其电子设备，可编程延迟电路包括：与非门、阻容延迟单元、触发器、反相器以及计数器；所述与非门的第一输入端接入所述输入信号；所述阻容延迟单元用于对所述输入信号产生第一延迟时间；所述触发器用于产生一复位脉冲给所述与非门；所述计数器用于计量所述第一延迟时间的重复次数，当所述第一延迟时间的重复次数达到计数器预设数值时，所述计数器的计数清零；所述计数器的输出端将所述输入信号输出，且所述计数器的输出端将所述输入信号反馈至所述阻容延迟单元的第二输入端，所述阻容延迟单元在接收到所述计数器的输出端输出的信号后停止延时。
- 一种基于动态相位选择的数字控制振荡器及其时钟产生方法-202111084728.3
- 张林;宋红东 - 思瑞浦微电子科技（苏州）股份有限公司
- 2021-09-16 - 2021-12-10 - H03K5/131
- 本发明的目的在于提供一种基于动态相位选择的数字控制振荡器及其时钟产生方法。本发明所提供的数字控制振荡器可以接收非多相的时钟信号，这个时钟信号可以是一个差分时钟信号，通过数字控制字向数字控制振荡器分配时钟调节要求，数字控制振荡器根据数字控制字可以动态地调节接收到的差分时钟信号的相位，以输出目标时钟信号。本发明减少了对芯片面积、功耗以及设计要求，降低了制造成本，具有优异的市场应用前景。
- 半导体装置及包括其的系统-201711237089.3
- 黄奎栋 - 爱思开海力士有限公司
- 2017-11-30 - 2021-12-10 - H03K5/131
- 可以提供一种半导体装置。该半导体装置可以包括：第一缓冲器，其被配置为基于外部时钟、外部取反时钟和节点电压码来产生第一初始时钟和第一初始取反时钟。该半导体装置可以包括：节点电压控制电路，其被配置为基于控制码来产生节点电压码。
- 量子电压合成用脉冲码型发生方法和脉冲码型发生器-202111057616.9
- 周琨荔;屈继峰;韩琪娜;施杨;赵建亭;梁起铭 - 中国计量科学研究院
- 2021-09-09 - 2021-11-30 - H03K5/131
- 本申请提供了量子电压合成用脉冲码型发生方法和脉冲码型发生器，所述脉冲码型发生方法包括：对三电平波形信息和五电平波形信息进行编码，得到初始三电平基础编码信息和初始五电平基础编码信息；基于地址索引值读取初始三电平基础编码信息和/或初始五电平基础编码信息，得到第一目标基础编码信息和第二目标基础编码信息；基于目标编码规则进行编码，得到第一N比特编码信息和第二N比特编码信息，对第一N比特编码信息和第二N比特编码信息进行数模转换，得到第一脉冲信号和第二脉冲信号。相比于现有技术，所述发生方法和发生器具有电平数多、存储空间小、输出脉冲幅度便于调节、相位任意可调的优点。
- 一种航空发动机滑油金属屑末信号模拟电路-202011590812.8
- 赵建远;印爱民;高宽厚;金招省;张朋坤 - 中国航发控制系统研究所
- 2020-12-29 - 2021-11-19 - H03K5/131
- 本发明涉及航空发动机传感器信号处理技术领域，具体公开了一种航空发动机滑油金属屑末信号模拟电路，包括激励模拟电路、相移电路、数字逻辑单元、金属屑末信号产生电路以及信号调制电路，激励模拟电路的输出端与相移电路相连，数字逻辑单元与金属屑末信号产生电路相连，相移电路和金属屑末信号产生电路均与信号调制电路相连，信号调制电路对外与金属屑末信号处理电路相连，激励模拟电路对外与金属屑末激励产生电路相连。本发明能够对金属屑末随机性双边脉冲信号进行模拟，模拟相位可调、幅值可调的金属屑末信号，代替金属屑末传感器、油路和运动颗粒，可以模拟真实传感器对滑油中的金属屑末情况进行监测测量的情形。
- 具有整数和分数时间分辨力的可编程延迟电路-201610286845.0
- 穆斯塔法·克斯金;马尔奇奥·佩德拉里-诺伊 - 高通股份有限公司
- 2008-12-18 - 2021-04-06 - H03K5/131
- 本发明描述一种能够提供具有整数和分数时间分辨力的延迟的可编程延迟电路。在一个示范性设计中，一种设备包括第一和第二延迟电路。所述第一延迟电路提供整数数目个时间单位的第一延迟。所述第二延迟电路耦合到所述第一延迟电路，且提供为一个时间单位的分数的第二延迟。所述第一延迟电路可包括串联耦合的多个单位延迟单元。每一单位延迟单元可在被启用时提供一个时间单位的延迟。所述第二延迟电路可具有第一和第二路径。所述第一路径可在被选择时提供较短延迟，且所述第二路径可在被选择时提供较长延迟。所述第二路径可耦合到至少一个虚设逻辑门，所述至少一个虚设逻辑门提供额外负载，以获得所述第二路径的所述较长延迟。
- 一种基于FPGA进位链的高精度延时产生器-201610822231.X
- 崔珂;刘宗凯;朱日宏 - 南京理工大学
- 2016-09-13 - 2021-04-06 - H03K5/131
- 本发明公开了一种基于FPGA进位链的高精度延迟产生器，包括通信和控制接口模块、粗延时产生模块、细延时产生模块三个部分：通信和控制接口模块的功能是接收数字延时信息，生成延时触发信号以及生成复位信号；粗延时产生模块以粗延时精度产生较大动态范围的初始延时差；细延时产生模块以细延时精度产生高精度的补偿延时差；初始延时差和补偿延时差之和构成了整体的延时差。所述细延时产生模块的主要结构是由进位链构造的Vernier延时环，进位链的尾端被回接到首端从而形成振荡环结构。本发明基于FPGA片内资源设计的高精度延迟产生器，具备可重构性，系统集成能力强，能够实现高分辨率与大动态范围的统一。
- 一种数字码流控制修调电路-201710844923.9
- 周振宇;卞兴中;徐军;张薇薇 - 记忆科技（深圳）有限公司
- 2017-09-19 - 2020-09-01 - H03K5/131
- 本发明公开了一种数字码流控制修调电路,其特征在于包括数字控制信号产生电路、模拟修调电路、模拟信号观测电路和自动修调模块，所述模拟修调电路与数字控制信号产生电路相连接，所述模拟修调电路根据数字控制信号产生电路输出的数字码流信号修调控制输出的模拟信号，所述模拟信号观测电路用于所述检测模拟修调电路输出的模拟信号，自动修调模块根据所述模拟信号观测电路的输入计算修调量，所述数字控制信号产生电路根据输入的修调量产生数字码流信号。通过通过数字码流的控制方式，相比传统模拟修调电路，这种方式可以以更小的电路面积，实现同样的设计精度，同时，由于采样数字实现，verilog代码可兼容任何半导体工艺。
- CMOS相位插值数控振荡器-201810217928.3
- 靳刚;武斯涵;庄奕琪;鹿凝辉;李聪;汤华莲;李振荣 - 西安电子科技大学
- 2018-03-16 - 2020-08-04 - H03K5/131
- 本发明公开了一种CMOS相位插值数控振荡器，主要解决现有相位插值电路和环形数控振荡器调频分辨率低，线性度差的问题。其包括粗调相位插值单元(1)、精调相位插值单元(2)和反相驱动器(3)，精调相位插值单元(2)连接在粗调相位插值单元(1)与反相驱动器(3)之间，反相驱动器(3)的输出端连接到粗调相位插值单元(1)的输入端，构成环形振荡回路；粗调相位插值单元(1)的控制端输入32位粗调控制字，精调相位插值单元(2)的控制端输入64位精调控制字，对回路的振荡频率进行调节。本发明提高了环形数控振荡器的调频分辨率及线性度，且全部电路采用标准单元构建，可用于全数字锁相环集成电路的制作。
- 一种可编程调节共模电平的高速时钟接收电路-201710115373.7
- 张雷;彭新芒;王宗民 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2017-03-01 - 2020-07-03 - H03K5/131
- 本发明涉及一种可编程调节共模电平的高速时钟接收电路，包括偏置电路、逻辑控制电路、二进制电流源及开关阵列、二进制电流沉及开关阵列和接收控制电路。偏置电路在上电后为电流源和电流沉阵列提供电压偏置，控制初始电流与初始电平；逻辑控制电路将输入的控制码字译码成电流源和电流沉开关阵列的开关控制信号；二进制电流源及开关阵列和二进制电流沉及开关阵列分别连接到时钟输入端用来补充和抽取电流实现时钟信号共模电平的调整；接收控制电路用来控制共模电平传递和差分时钟输入。本发明能够通过输入码字实现高速差分时钟共模电平在0.8～1V之间灵活调整，可以消除共模电平对于高速差分时钟信号输入的影响，实现高性能时钟接收电路。
- 一种数字可编程的相位位移电路-201810075499.0
- 俞德军;史峥宇;程和;肖潇 - 成都市深思创芯科技有限公司
- 2018-01-25 - 2019-08-02 - H03K5/131
- 本发明公开了一种数字可编程的相位位移电路，包括PWM信号输入端，所述PWM信号连接产生计数信号的计数部分，所述计数部分连接对所述计数信号进行锁存的逻辑模块，所述逻辑模块连接对位移量进行选择的选择模块，所述选择模块连接PWM信号输出端；所述PWM信号的上升沿脉冲和下降沿脉冲触发计数部分进行计数和触发逻辑模块对锁存信号进行翻转；本发明实现的相位位移精度高，位移量与振荡电路的振荡频率有关，在同一振荡频率下，位移量为振荡周期的整数倍；改变振荡频率可以实现任意位移量，应用灵活。
- 能量延时装置-201821378123.9
- 刘远芳 - 深圳市无电通科技有限公司
- 2018-08-24 - 2019-07-19 - H03K5/131
- 本实用新型提供一能量延时装置，其包括一级储能单元；和一能量震荡模块，输入的电能被存储于所述一级储能单元，所述能量震荡模块控制所述一级储能单元向所述能量震荡模块提供电能；所述一级储能单元包括一电子开关，所述电子开关被设置于所述一级储能单元和所述震荡控制单元之间，控制所述一级储能单元和所述震荡控制单元的通断。
- 一种细粒度延迟输出控制的电路和方法-201810868335.3
- 许文;徐兴利;赵妍;李明春;何玉樟;陈政 - 深圳市精嘉微电子有限公司
- 2018-08-02 - 2018-12-25 - H03K5/131
- 本发明提出了一种细粒度延迟输出控制的电路，其特征在于，包括寄存器组REGISTER、由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链、模拟插值电路INTERPLATE以及锁存器LATCH；所述寄存器组REGISTER用于接收数字电路控制信号C_IN和系统同步时钟clk，并将输入的单端信号转换成差分信号，送至由等延迟延迟注入单元TDO_CELL级联构成的延迟注入单元链；所述延迟注入单元链用于最终输出延迟信号I0/IB0，同时最终输出的延迟信号I0/IB0再经过一级延迟注入单元形成延迟信号I1/IB1；所述模拟插值电路INTERPLATE用于接收延迟信号I0/IB0和延迟信号I1/IB1，并根据I0/IB0、I1/IB1分压出N个细粒度相位的模拟信号，由P信号控制在这N个模拟信号选择出一路信号进行输出。
- 脉冲合成电路-201410258023.2
- 中西芳德;川口刚;关谷守 - 安桥株式会社
- 2014-06-11 - 2018-08-07 - H03K5/131
- 本发明提供了一种脉冲合成电路。该电路具有通用性，并且对一比特数字信号合成以生成三值信号。脉冲合成电路合成来自两个DFF的一比特数字信号以生成三值信号。脉冲合成电路具有第一NOR门、第二NOR门、第三NOR门和三个开关。第一开关连接到第一电势，第二开关连接到第二电势，并且第三开关连接到第三电势。根据来自两个DFF的信号的逻辑值来接通/关断第一至第三开关，并且第一电势、第二电势和第三电势中的任一个被设置为输出电势从而生成三值信号。
- 基于数字电位器的晶体振荡器输出频率校准装置-201721896573.2
- 邓永辉;蒲文飞 - 陕西烽火电子股份有限公司
- 2017-12-29 - 2018-08-07 - H03K5/131
- 本实用新型属于电子及通信技术领域，公开了一种基于数字电位器的晶体振荡器输出频率校准装置，包括：数字电位器中设置有串行数据接口、EEPROM、游标寄存器、游标以及可变电阻；串行数据接口上的第一数据I/O端与外部控制数据接口双向连接，第二数据I/O端分别与EEPROM上的数据读写端、游标寄存器上的第一数据I/O端双向连接，EEPROM上的数据I/O端与游标寄存器上的第二数据I/O端双向连接，游标寄存器的控制信号输出端与游标的一端连接，游标的另一端与可变电阻上的控制输入端连接，可变电阻上的控制输出端与晶体振荡器的电压控制端连接，可在不打开设备的情况下，通过其外部数据接口实现对设备工作频率的调节。
- 专利分类
