|
|
钻瓜专利网为您找到相关结果 293个，建议您 升级VIP下载更多相关专利
- [发明专利]固定延迟时间实现方法和装置-CN202311221141.1在审
-
喻文娟;汪佳峰
-
浙江力积存储科技有限公司
-
2023-09-21
-
2023-10-27
-
H03K5/00
- 本发明公开一种固定延迟时间的实现方法和装置，包括：前级电路向锁存电路发送信号，锁存电路对信号内的有效信息进行锁存；计数器根据有效信息，对外部时钟进行计数；根据芯片内至少两个系统模块的公用参数值，获取系统当前工作频率，并配置频率标记信号发送至组合逻辑电路；组合逻辑电路依据频率标记信号判断计数器的计数，并当满足预设需求时，产生停止信号，将锁存电路置为无效后，取代现有振荡器电路产生延迟的方式，显著减少选用MOS管的数量，克服其因受温度、电压和工艺因素作用造成影响的缺陷；采用数字方式产生延迟，通过系统内模块间的公用参数值判断系统当前的工作频率，使得在不同工作频率下运行的系统，都能产生准确的固定延迟时间。
- 固定延迟时间实现方法装置
- [发明专利]OTP延时电路及LDO芯片-CN202310808857.5在审
-
杨芮
-
思瑞浦微电子科技（上海）有限责任公司
-
2023-07-03
-
2023-10-03
-
H03K5/00
- 本发明揭示了一种OTP延时电路及LDO芯片，所述OTP延时电路包括：温度迟滞单元，包括比较器、与比较器第一输入端相连的基准电压单元、与比较器第二输入端相连的温度敏感单元及与比较器输出端相连的第一反相器；时钟信号产生单元，与比较器的第二输入端相连，用于控制比较器第二输入端的电压，以产生时钟信号VCLK；延时单元，与第一反相器的输出端相连，用于对时钟信号VCLK进行延时以产生延时信号VQ；OTP单元，与延时单元及温度迟滞单元相连，用于根据时钟信号VCLK及延时信号VQ产生单边延时的OTP信号。本发明的OTP延时电路不仅实现了温度迟滞，还能够实现在OTP恢复时延时，触发OTP时直接关断后续电路，避免芯片频繁开关切换造成芯片烧坏或者系统功能异常。
- otp延时电路ldo芯片
- [发明专利]一种下拉电流辅助建立电路-CN202310784371.2在审
-
崔新宇
-
思瑞浦微电子科技（上海）有限责任公司
-
2023-06-29
-
2023-09-29
-
H03K5/00
- 本发明公开一种下拉电流辅助建立电路，应用于I2C总线缓冲电路，该下拉电流辅助建立电路包括：预充电单元，包括第一电容C1和至少一个嵌位管，第一电容C1的第一端分别与嵌位管的控制端及电源电压相连，第一电容C1的第二端与地电位相连，嵌位管的第一端与电源电压相连、第二端与地电位相连；控制单元，分别与第一电容C1的第一端及第八MOS管M8的控制端相连，用于控制第一电容C1向第八MOS管M8充电；脉冲单元，与控制单元相连，用于产生脉冲信号以驱动控制单元控制第一电容C1向第八MOS管M8充电。本发明在运算放大器使能之后，通过预充电单元与第八MOS管M8实现电荷共享，动态提升了第八MOS管M8的下拉电流能力，能有效抑制时钟延展时总线上产生过冲。
- 一种下拉电流辅助建立电路
- [发明专利]一种高精度数字检沿电路及时钟周期量化方法-CN202310766460.4在审
-
徐聪
-
成都电科星拓科技有限公司
-
2023-06-27
-
2023-09-29
-
H03K5/00
- 本发明提供了一种高精度数字检沿电路，包括第一数字延迟线、第二数字延迟线、第一采样寄存器、第二采样寄存器以及与门；时钟信号分别输入至第一数字延迟线、第一采样寄存器与第二采样寄存器CLK控制端，经第一数字延迟线的时钟信号分别输入至第一采样寄存器输入端和第二数字延迟线，第二数字延迟线的信号输入值第二采样寄存器输入端；第二采样寄存器输出取反后与第一采样寄存器输出信号输入至与门，根据与门输出确定时钟边沿。本发明不依赖模拟电路由纯数字电路实现，简化设计流程和难度，不依赖高频时钟检沿，降低了系统要求，同时精度误差控制在约几个寄存器建立保持时间，精度得到提高，并实现时钟周期量化，便于精确控制相移时钟的位置。
- 一种高精度数字电路时钟周期量化方法
- [发明专利]延时电路和电子设备-CN202310537737.6在审
-
毛豪;王红义
-
拓尔微电子股份有限公司
-
2023-05-12
-
2023-09-01
-
H03K5/00
- 本申请适用于电子电路技术领域，提供了一种延时电路和电子设备，延时电路中的缓冲模块分别与第一电流调节模块、充放电模块和第一反相模块电连接，第一电流调节模块与第一反相模块电连接，缓冲模块、第一电流调节模块和第一反相模块均与电源电连接，缓冲模块、第一反相模块和充放电模块均与地电位电连接；缓冲模块为充放电模块提供充电电流；充放电模块根据充电电流进行充电，当充放电模块充电至第一预设电压时，第一反相模块输出第一控制信号，第一电流调节模块根据第一控制信号对充电电流进行调节，使充电电流增大，以提高充放电模块的充电速度。本申请实施例提供的延时电路解决了现有的延时电路存在的功耗大、抗干扰能力差的问题。
- 延时电路电子设备
- [发明专利]延时电路及电子设备-CN202310539093.4在审
-
毛豪;王红义
-
拓尔微电子股份有限公司
-
2023-05-12
-
2023-09-01
-
H03K5/00
- 本申请适用于电子电路技术领域，提供了一种延时电路及电子设备，延时电路中的缓冲模块分别与第一电流调节模块、充放电模块和第一反相模块电连接，第一电流调节模块与第一反相模块电连接，缓冲模块和第一反相模块均用于与电源电连接，缓冲模块、第一电流调节模块、充放电模块和第一反相模块均用于与地电位电连接；缓冲模块为充放电模块提供放电电流；充放电模块根据放电电流进行放电，当充放电模块放电至第一预设电压时，第一反相模块输出第一控制信号，第一电流调节模块用于根据第一控制信号对放电电流进行调节，使放电电流增大，以提高充放电模块的放电速度。本申请实施例提供的延时电路解决了现有的延时电路存在的功耗大、抗干扰能力差的问题。
- 延时电路电子设备
- [发明专利]修正电路-CN201810887362.5有效
-
平嶋康伯;小柳胜
-
铠侠股份有限公司
-
2018-08-06
-
2023-08-11
-
H03K5/00
- 实施方式提供一种改善工作周期的调整的修正电路。一实施方式的修正电路包含第1检测部、第2检测部、延迟部、及波形整形部。第1检测部是以测量第1时脉的第1电平与第2电平中第1电平的第1期间的方式构成。第2检测部是以测量与第1时脉互补的第2时脉的第1电平的第2期间的方式构成。延迟部是以使第1时脉与第2时脉的一个延迟基于第1期间与第2期间的差的量，而产生延迟时脉的方式构成。波形整形部是以产生具有基于延迟时脉的上升边缘与下降边缘中的一个边缘，与第1时脉及第2时脉的另一个的所述一个边缘切换的逻辑电平的第3时脉的方式构成。
- 修正电路
|
