[发明专利]半导体存储装置及其制造方法有效
| 申请号： | 201911069774.9 | 申请日： | 2019-11-05 |
| 公开（公告）号： | CN111508967B | 公开（公告）日： | 2023-09-15 |
| 发明（设计）人： | 李建泳;金兑京 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | H10B43/20 | 分类号： | H10B43/20;H10B43/30;H10B43/40 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 刘久亮;黄纶伟 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体存储装置及其制造方法。提供了一种半导体存储装置及其制造方法。该半导体存储装置包括：第一基板，该第一基板包括外围电路、连接到所述外围电路的第一导电接触图案以及具有使所述第一导电接触图案暴露的凹槽的第一上绝缘层；第二基板，该第二基板包括存储单元阵列、设置在所述存储单元阵列上的第二上绝缘层以及第二导电接触图案，所述第二上绝缘层形成在所述存储单元阵列和所述第一上绝缘层之间，所述第二导电接触图案穿过所述第二上绝缘层突出到所述凹槽的开口中；以及导电粘合剂图案，该导电粘合剂图案填充所述凹槽，以将所述第二导电接触图案连接到所述第一导电接触图案。 | ||
| 搜索关键词： | 半导体 存储 装置 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911069774.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体存储装置及其制造方法-201910748426.8
- 小泽歩 - 铠侠股份有限公司
- 2019-08-14 - 2023-10-27 - H10B43/20
- 本发明的一实施方式涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置在积层着多层由导电层及绝缘层的组构成的单位层而成的积层体，设置三维地配置着存储单元的存储单元阵列、及将所述导电层与接点连接的接点部。所述接点部包含接点配置部、及连接部。所述接点配置部包含具有朝向离开所述存储单元阵列的第1方向降阶的各阶差的降阶阶差群、及具有朝向所述第1方向升阶的各阶差的升阶阶差群。所述连接部将所述存储单元阵列的所述导电层与被分断的所述升阶阶差群的所述导电层连接。
- 包括存储器单元串的存储器阵列和其形成方法-202310246273.3
- C·豪德;J·D·霍普金斯 - 美光科技公司
- 2023-03-14 - 2023-10-17 - H10B43/20
- 本案实施例涉及包括存储器单元串的存储器阵列和其形成方法。包括存储器单元串的存储器阵列包括在导体层面的导体材料正上方且个别地包括竖直堆叠的横向间隔开的存储器块，竖直堆叠包括交替的绝缘层面和导电层面。沟道材料串构造穿过绝缘层面和导电层面延伸到导电层面的最下部。沟道材料串构造个别地包括电荷阻挡材料串、从电荷阻挡材料串横向向内的存储材料串、从存储材料串横向向内的电荷传递材料串，及从电荷传递材料串横向向内的沟道材料串。处于最下部导电层面中的导电材料将个别沟道材料串的沟道材料与导体层面的导体材料直接电耦合在一起。导电材料横向处于电荷阻挡材料串的横向内部侧壁旁边且从横向内部侧壁横向向内。公开方法。
- 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法-202310246293.0
- C·豪德;J·埃霍恩;J·D·霍普金斯 - 美光科技公司
- 2023-03-14 - 2023-10-17 - H10B43/20
- 本公开涉及包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法。一种包括存储器单元串的存储器阵列包括处于导体层面的导体材料正上方并且个别地包括竖直堆叠的横向间隔开的存储器块，所述竖直堆叠包括交替的绝缘层面和导电层面。沟道材料串构造穿过绝缘层面和导电层面延伸到导电层面的最下部。沟道材料串构造个别地包括电荷阻挡材料串、从电荷阻挡材料串横向向内的存储材料串、从存储材料串横向向内的电荷传递材料串，以及从电荷传递材料串横向向内的沟道材料串。电荷阻挡材料串的处于最下部导电层面的最下部表面上方的最下部表面处于紧靠在最下部导电层面上方的绝缘层面的最下部的最下部表面下方。处于最下部导电层面中的导电材料将个别沟道材料串的沟道材料与导体层面的导体材料直接电耦合在一起。公开了与方法无关的结构。
- NOR型存储器件及其制造方法及包括存储器件的电子设备-202110252871.2
- 朱慧珑 - 中国科学院微电子研究所
- 2021-03-08 - 2023-10-17 - H10B43/20
- 公开了一种NOR型存储器件及其制造方法及包括该NOR型存储器件的电子设备。根据实施例，该NOR型存储器件可以包括：在衬底上竖直延伸的栅堆叠，栅堆叠包括栅导体层和存储功能层；以及围绕栅堆叠的外周、沿栅堆叠的侧壁延伸的第一半导体层和第二半导体层，第一半导体层和第二半导体层相对于衬底分别处于不同的高度处。存储功能层介于第一半导体层与栅导体层以及第二半导体层与栅导体层与之间。第一半导体层和第二半导体层中的每一个包括在竖直方向上依次设置的第一源/漏区、沟道区和第二源/漏区。在栅堆叠与第一半导体层相交之处以及在栅堆叠与第二半导体层相交之处分别限定存储单元。
- 半导体器件-201810642566.2
- 李秉一;具池谋;李晫;车俊昊 - 三星电子株式会社
- 2018-06-21 - 2023-10-17 - H10B43/20
- 一种半导体器件包括：具有第一区域和第二区域的衬底；具有多个栅电极的栅电极堆叠，所述多个栅电极在第一区域中在垂直于衬底的上表面的第一方向上垂直地堆叠并彼此间隔开，并且在平行于衬底的上表面的第二方向上从第一区域到第二区域延伸为具有不同的长度；在第一区域和第二区域中在垂直于第一方向的第二方向上延伸同时贯穿衬底上的栅电极堆叠的第一隔离区域和第二隔离区域；串隔离区域，在第一区域中设置在第一隔离区域与第二隔离区域之间，并且在第二方向上延伸同时贯穿栅电极堆叠的一部分；以及在第一区域和第二区域中的至少一个中与串隔离区域线形地设置并在第二方向上彼此间隔开的多个辅助隔离区域。
- 具有位于支撑柱阵列上方的周边电路的三维存储器装置及其制造方法-202180089349.5
- 大矢俊介;福野祯雄;中村耕一 - 桑迪士克科技有限责任公司
- 2021-06-14 - 2023-10-03 - H10B43/20
- 一种三维存储器装置包含：第一绝缘层和第一导电层的第一交替堆叠，其位于衬底上方；存储器堆叠结构，其延伸穿过所述第一交替堆叠；第二绝缘层和第二导电层的第二交替堆叠，其位于所述衬底上方且与所述第一交替堆叠横向间隔开；触点层级电介质层，其上覆于所述第一交替堆叠和所述第二交替堆叠；平坦半导体材料层，其接合到所述触点层级电介质层且在所述第二交替堆叠的区域上方；以及场效应晶体管，其位于所述平坦半导体材料层上且电连接到所述第一导电层。
- 存储器及其制备方法-202310780515.7
- 胡强;梁成栋;何亮亮 - 上海华力微电子有限公司
- 2023-06-28 - 2023-09-29 - H10B43/20
- 本发明提供了一种存储器及其制备方法，所述存储器的制备方法包括：提供半导体衬底；在所述半导体衬底上形成隔离层；在所述隔离层上形成多晶硅层；在所述多晶硅层上形成隧穿氧化层；在所述隧穿氧化层上形成电荷俘获层；执行高压退火工艺，所述高压退火工艺采用的气体为氘气；在所述电荷俘获层上形成阻挡层；在所述阻挡层上形成栅电极层。本发明的技术方案能够在采用多晶硅沟道取代晶体硅沟道的同时，还能提高器件的性能和可靠性。
- ETOX非易失闪存器件的制作方法-202310801729.8
- 申红杰;张超然;顾林 - 华虹半导体（无锡）有限公司
- 2023-06-30 - 2023-09-22 - H10B43/20
- 本申请涉及半导体集成电路制造技术领域，具体涉及一种ETOX非易失闪存器件的制作方法。ETOX非易失闪存器件的制作方法包括以下步骤：提供半导体衬底；沉积多晶硅层，所述多晶硅层覆盖在所述半导体衬底的存储区和外围区；在所述多晶硅层上形成硬质氧化层；回刻蚀位于所述半导体衬底的存储区中的多晶硅层，去除覆盖在所述半导体衬底的存储区上的硬质氧化层和多晶硅层的上层；刻蚀所述存储区的衬底上结构形成相间隔存储栅结构，相邻两个存储栅结构之间的半导体衬底外露；面向所述多晶硅层，向所述存储区和外围区一体注入杂质离子；在所述存储栅结构两侧半导体衬底中形成轻掺杂区，所述硬质氧化层阻挡所述杂质离子注入所述外围区的多晶硅层中。
- 三维半导体设备和制造三维半导体设备的方法-202310174400.3
- 李昇珉;金南局;金保延;金载锡 - 爱思开海力士有限公司
- 2023-02-28 - 2023-09-19 - H10B43/20
- 本公开的实施例涉及三维半导体设备和制造三维半导体设备的方法。一种三维半导体设备包括存储器块，该存储器块包括堆叠结构、穿过堆叠结构形成的多个通道塞以及形成在存储器块中的分隔图案，该堆叠结构包括形成在第一子堆叠上方的第二子堆叠。
- 具有金属合金接合垫的接合半导体裸片组件和其形成方法-202180089386.6
- 侯琳;P·拉布金;东谷政昭 - 桑迪士克科技有限责任公司
- 2021-05-25 - 2023-09-19 - H10B43/20
- 一种接合组件包含第一半导体裸片和第二半导体裸片。所述第一半导体裸片包含嵌入于第一电介质材料层中的第一金属接合垫，所述第二半导体裸片包含嵌入于第二电介质材料层中的第二金属接合垫，所述第一金属接合垫接合到所述第二金属接合垫中的相应一者；且所述第一金属接合垫中的每一者包含腐蚀屏障层，所述腐蚀屏障层含有主接合金属与不同于所述主接合金属的至少一种腐蚀抑制元素的合金。
- 三维存储器件及其形成方法-202110061900.7
- 朱宏斌 - 长江存储科技有限责任公司
- 2019-09-29 - 2023-09-19 - H10B43/20
- 公开了三维(3D)存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、衬底上方的栅电极、栅电极上的阻隔层、阻隔层上的多个电荷捕获层、多个电荷捕获层上的隧穿层、以及隧穿层上的多个沟道层。多个电荷捕获层是分立的并且设置在不同的层级处。多个沟道层是分立的并且设置在不同的层级处。每个沟道层对应于电荷捕获层中相应的一个。
- 半导体存储器器件以及制造该半导体存储器器件的方法-202211404236.2
- 高汉娜 - 爱思开海力士有限公司
- 2022-11-10 - 2023-09-15 - H10B43/20
- 本公开的实施例涉及半导体存储器器件以及制造该半导体存储器器件的方法。本技术包括半导体存储器器件。该半导体存储器器件包括：源极叠层；电容器电极，包括埋置在源极叠层中的金属层；叠层，包括交替堆叠在源极叠层上的第一绝缘层和第二绝缘层；以及接触插塞，穿过叠层并延伸以连接到金属层。
- 半导体存储装置及其制造方法-201911069774.9
- 李建泳;金兑京 - 爱思开海力士有限公司
- 2019-11-05 - 2023-09-15 - H10B43/20
- 半导体存储装置及其制造方法。提供了一种半导体存储装置及其制造方法。该半导体存储装置包括：第一基板，该第一基板包括外围电路、连接到所述外围电路的第一导电接触图案以及具有使所述第一导电接触图案暴露的凹槽的第一上绝缘层；第二基板，该第二基板包括存储单元阵列、设置在所述存储单元阵列上的第二上绝缘层以及第二导电接触图案，所述第二上绝缘层形成在所述存储单元阵列和所述第一上绝缘层之间，所述第二导电接触图案穿过所述第二上绝缘层突出到所述凹槽的开口中；以及导电粘合剂图案，该导电粘合剂图案填充所述凹槽，以将所述第二导电接触图案连接到所述第一导电接触图案。
- 三维半导体装置-201710187317.4
- 车永山;尹童奎;金泰成 - 三星电子株式会社
- 2017-03-27 - 2023-09-12 - H10B43/20
- 一种半导体装置包括包含单元阵列区和外围电路区的基底。半导体装置还包括设置在单元阵列区中并包括连接到位线的多个单元串的单元阵列。位线在第一方向上延伸。半导体装置附加地包括设置在外围电路区中并包括在与第一方向交叉的第二方向上布置的多个第一单元的第一单元行。第一方向和第二方向平行于基底的上表面。半导体装置还包括多条第一互连线和多条第一电源线，所述多条第一互连线均具有在第一方向上的纵向轴并连接到多个第一单元，所述多条第一电源线在第二方向上延伸并通过第一互连线连接到多个第一单元。
- 存储器结构-201811092463.X
- 夏志良;陈俊;鲍琨;董金文;华文宇;靳磊;江宁;刘峻 - 长江存储科技有限责任公司
- 2018-09-19 - 2023-09-12 - H10B43/20
- 本发明涉及一种存储器结构，包括：衬底层，所述衬底层具有相对的正面和背面，所述衬底层内形成有导电区域，所述导电区域的顶部朝向所述衬底层的正面，所述导电区域的底部朝向所述衬底层的背面，所述导电区域包括：位于所述导电区域底部的屏蔽层，以及位于所述屏蔽层上方的N型掺杂阱；存储层，所述存储层位于所述衬底层的正面上；隔离结构，贯穿所述衬底层，且位于所述导电区域边缘，包围所述导电区域设置，用于隔离所述导电区域与所述隔离结构外围的衬底层。所述存储器的性能得到提高。
- 半导体存储装置-201810886808.2
- 小山幸纪 - 铠侠股份有限公司
- 2018-08-06 - 2023-09-05 - H10B43/20
- 半导体存储装置具备：衬底；第1电极，具有第1面及第2面，第1面在与衬底的表面平行的第1方向延伸，在第1方向及与第1方向交叉且相对于衬底垂直的第2方向扩展；第2电极，具有第3面及第4面；信号线，设置在第2面与第4面之间；第1电荷保持膜，具有第1部及第2部，第1部设置在信号线与第2面之间，第2部设置在相对于第1部朝第2面的方向在第3方向突出的位置；及第2电荷保持膜，具有第3部及第4部，第3部设置在信号线与第4面之间，第4部设置在相对于第3部朝第4面的方向在第3方向突出的位置；与衬底平行且与第1方向交叉的第3方向上，第2面与第4面的间隔大于第1面与第3面的间隔。
- 存储器装置-201810939220.9
- 下城义朗;园田真久 - 铠侠股份有限公司
- 2018-08-17 - 2023-08-22 - H10B43/20
- 本发明揭示一种存储器装置，其包含存储器区、连接区、互连层及电路。所述存储器区包含电极层及半导体层。所述电极层在第一方向上堆叠，且所述半导体层在所述第一方向上延伸通过所述电极层。所述连接区由所述存储器区环绕，并包含绝缘本体及接触插塞。所述绝缘本体在所述第一方向上的厚度比在所述电极层的所述第一方向上的堆叠宽度更厚，并且所述接触插塞在所述第一方向上延伸通过所述绝缘本体。所述互连层包含分别电连接到所述电极层及所述半导体层中的部分的互连件。所述电极层及所述绝缘本体在所述第一方向上位于所述电路与所述互连层之间。
- 三维平坦反型NAND存储器设备及其制造方法-201880070737.7
- Y·董;Y·陈;J·凯 - 闪迪技术有限公司
- 2018-11-15 - 2023-08-22 - H10B43/20
- 一种三维存储器设备，包括：绝缘条带和导电条带的交替堆叠，其通过线沟槽彼此横向间隔开；以及位于线沟槽中的存储器堆叠结构的二维阵列和电介质柱结构的二维阵列。每个线沟槽填充有存储器堆叠结构和电介质柱结构的横向交替序列。每个存储器堆叠结构含有竖直半导体沟道、与竖直半导体沟道的外侧壁接触的一对阻挡电介质、与该一对阻挡电介质的外侧壁接触的一对电荷存储层，以及与该一对电荷存储层的外侧壁接触的一对隧穿电介质。
- 三维存储器及其制备方法、及电子设备-201910973298.7
- 杨号号;霍宗亮;张若芳;张富山;徐前兵;毛晓明 - 长江存储科技有限责任公司
- 2019-10-14 - 2023-08-18 - H10B43/20
- 本发明提供一种三维存储器及其制备方法、及电子设备。三维存储器包括：存储结构；第一非存储结构；第二非存储结构；所述存储结构包括沿第一方向的第一边缘，所述第一非存储结构包围所述第一边缘，所述存储结构还包括沿第二方向的第二边缘，所述第二边缘与所述第一边缘相连接，所述第二非存储结构包围所述第二边缘。本发明解决了由于边缘的沟道孔内形成的外延结构较薄，甚至容易缺失，从而影响三维存储器的电性能，如读写、编程或者擦除等性能的技术问题。
- 半导体存储器装置-202310576275.9
- 福住嘉晃;青地英明;松尾美惠;吉井谦一郎;进藤浩一郎;河崎一茂;佐贯朋也 - 铠侠股份有限公司
- 2019-08-23 - 2023-08-15 - H10B43/20
- 本文中描述的实施例大体上涉及一种半导体存储器装置。根据一个实施例，阵列芯片包含三维安置的多个存储器单元和连接到所述存储器单元的存储器侧互连层。所述电路芯片包含衬底、设置在所述衬底上的控制电路，以及设置在所述控制电路上并连接到所述控制电路的电路侧互连层。所述电路芯片粘贴到所述阵列芯片，其中所述电路侧互连层面向所述存储器侧互连层。所述接合金属设置在所述存储器侧互连层与所述电路侧互连层之间。所述接合金属接合到所述存储器侧互连层和所述电路侧互连层。
- 竖直半导体装置-202310070178.2
- 孔榠浒;金硕埙;赵训 - 三星电子株式会社
- 2023-01-13 - 2023-08-15 - H10B43/20
- 一种竖直半导体装置包括绝缘图案、沟道结构、第一金属图案结构和第二金属图案。绝缘图案在竖直方向上彼此间隔开。每个绝缘图案在平行于衬底的上表面的第一方向上延伸。沟道结构穿过绝缘图案。第一金属图案结构包括至少一种第一金属材料，并且在第一方向上延伸。第一金属图案结构位于竖直方向上的相邻绝缘图案之间的间隙中，并且第一金属图案结构位于间隙的中心部分处。第二金属图案包括与至少一种第一金属材料不同的金属材料，第二金属图案可在第一金属图案结构的相对侧壁上，以填充间隙的其余部分。
- 具有背侧支撑柱结构的三维存储器装置及其形成方法-202180087565.6
- 诧摩俊介;十时悠志;岛袋诚司;樋上达也;梶原乾悟;飞冈晃洋 - 桑迪士克科技有限责任公司
- 2021-06-03 - 2023-08-11 - H10B43/20
- 在衬底上方形成连续绝缘层和连续牺牲材料层的至少一个竖直交替序列。穿过所述至少一个竖直交替序列形成多行背侧支撑柱结构。穿过所述至少一个竖直交替序列形成存储器堆叠结构。穿过所述至少一个竖直交替序列形成离散背侧沟槽的二维阵列。所述背侧沟槽的子集和所述背侧支撑柱结构的子集的邻接组合将所述至少一个竖直交替序列划分为绝缘层和牺牲材料层的交替堆叠。将所述牺牲材料层替换为导电层，而所述背侧支撑柱结构为所述绝缘层提供结构支撑。
- 具有分段共享源极区域的三维异或串-201810657596.0
- E.哈拉里;R.A.切尔内亚 - 日升存储公司
- 2018-06-20 - 2023-07-11 - H10B43/20
- 一种NOR串包括共享位线的多个可个别寻址的薄膜存储晶体管，其中所述可个别寻址的薄膜晶体管进一步被分组为预定数目片段。在每一片段中，该片段的薄膜存储晶体管共享源极线片段，该源极线片段与NOR串内的其他片段中的其他源极线片段电隔离。可以沿着在半导体衬底的表面之上并且平行于半导体衬底的表面提供的半导体层的有源条带，形成NOR串，其中每个有源条带包括第一导电性的第一和第二半导体子层、以及第二导电性的第三半导体子层，其中共享位线和每个源极线片段分别形成在第一和第二半导体子层中。
- 三维存储器及其制备方法-202180022028.3
- 吴林春;张坤 - 长江存储科技有限责任公司
- 2021-11-01 - 2023-07-07 - H10B43/20
- 本申请提供了一种三维存储器及其制备方法，该制备方法包括：在衬底上形成第一叠层结构；形成贯穿第一叠层结构的底部选择栅切口，并在底部选择栅切口内形成第一牺牲层；形成覆盖第一牺牲层和第一叠层结构的第二叠层结构，其中，第一叠层结构和第二叠层结构均包括交替叠置的电介质层和栅极牺牲层；将第一牺牲层替换为第一导电层以及将栅极牺牲层替换为栅极导电层；从第一叠层结构的远离第二叠层结构的一侧，形成暴露第一导电层的沟槽；以及经由沟槽，将第一导电层替换为绝缘层。
- 半导体存储器装置的制造方法-201911120031.X
- 李建泳;金兑京 - 爱思开海力士有限公司
- 2019-11-15 - 2023-07-07 - H10B43/20
- 半导体存储器装置的制造方法。一种制造半导体存储器装置的方法包括：处理包括第一对准标记和第一结构的第一基板；处理包括第二对准标记和第二结构的第二基板；将第一基板和第二基板定向为使得第一结构和第二结构彼此面对；以及通过使用第一对准标记和第二对准标记控制第一结构和第二结构之间的对准，以将第一结构与第二结构联接。
- 半导体装置-202210862605.6
- 诸冈哲 - 铠侠股份有限公司
- 2022-07-21 - 2023-06-30 - H10B43/20
- 实施方式提供能够提高动作可靠性的半导体装置。在一个实施方式的半导体装置中，第1绝缘膜配置在第1导电层与第1电极膜之间。第1绝缘膜包括第1部分、第2部分及第3部分。第1部分将第1电极膜中的与第1导电层相对向的面覆盖。第2部分从第1部分的上端起在第3方向上延伸，将第1电极膜的上表面覆盖。第3方向是与第1方向和第2方向垂直的方向。第3部分从第1部分的下端起在第3方向上延伸，将第1电极膜的下表面覆盖。在第1层叠体中的第1导电层和半导体膜交叉的位置设置有第1存储单元。在设置有第1存储单元的位置处，第3方向上的第2部分或者第3部分的端面与半导体膜的侧面之间的距离比第3方向上的第1电极膜的端面与半导体膜的侧面之间的距离大。
- 半导体装置及其制造方法-202210858442.4
- 重野智惠子 - 铠侠股份有限公司
- 2022-07-20 - 2023-06-16 - H10B43/20
- 本发明的实施方式提供一种能够形成适宜的积层膜的半导体装置及其制造方法。本发明的实施方式的半导体装置具备：衬底；以及积层膜，包含交替地设置在所述衬底上的多个第1层与多个第2层。所述装置还具备：电荷蓄积层，介隔第1绝缘膜而设置在所述积层膜的侧面；以及半导体层，介隔第2绝缘膜而设置在所述电荷蓄积层的侧面。进而，所述多个第1层中的1个包含：第1区域，包含第1浓度的碳；以及第2区域，包含比所述第1浓度高的第2浓度的碳，包含设置在所述第1区域下侧的下侧区域或设置在所述第1区域上侧的上侧区域。
- 形成微电子装置和存储器装置的方法，以及相关微电子装置、存储器装置和电子系统-202180052002.3
- K·R·帕雷克 - 美光科技公司
- 2021-08-05 - 2023-06-02 - H10B43/20
- 一种形成微电子装置的方法包括形成微电子装置结构。所述微电子装置结构包括半导电基底结构以及竖直地覆在所述半导电基底结构上面并且包括存储器单元的存储器阵列区。所述微电子装置结构附接到基底结构。在将所述微电子装置结构附接到基底结构之后，移除所述半导电基底结构的一部分。控制逻辑区竖直地形成在所述半导电基底结构的其余部分上方。所述控制逻辑区包括与所述存储器阵列区的所述存储器单元电连通的控制逻辑装置。还描述了微电子装置、存储器装置、电子系统和额外方法。
- 三维存储器件及其制造方法、以及三维存储器-202110330026.2
- 胡思平 - 长江存储科技有限责任公司
- 2021-03-27 - 2023-06-02 - H10B43/20
- 本发明提供一种三维存储器件及其制造方法、以及三维存储器。三维存储器件包括第一存储单元和依次堆叠于第一存储单元上的至少一个第二存储单元。每一存储单元包括第一组触点及堆叠设置且相互电连接的存储阵列器件和CMOS器件，第一组触点设于存储阵列器件背离CMOS器件的一侧并与CMOS器件电连接。第二存储单元还包括设于CMOS器件背离存储阵列器件的一侧并与CMOS器件电连接的第二组触点。第一存储单元的存储阵列器件与相邻的第二存储单元的CMOS器件接合，且第一存储单元的第一组触点与相邻的第二存储单元的第二组触点对应电连接。通过将至少两个存储单元堆叠设置，使得所述三维存储器件存储密度高，而且能提高空间利用率。
- 存储器件及其制造方法-202080004207.X
- 肖亮 - 长江存储科技有限责任公司
- 2020-12-18 - 2023-05-26 - H10B43/20
- 一种存储器件包括：安排在外围电路结构的衬底上的存储阵列；延伸穿过所述存储阵列并且连接到所述外围电路结构的导体插塞；以及安排在所述存储阵列之上并且包括彼此隔开的多个导体衬垫的导体衬垫层。所述导体插塞伸入所述多个导体衬垫中的对应导体衬垫中。
- 专利分类
