“飞冈晃洋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]具有多层级漏极选择电极的三维存储器器件及其形成方法-CN202280015796.0在审
发明人： 飞冈晃洋;清水悟;崔志欣 -专利权人：桑迪士克科技有限责任公司
申请日： 2022-03-15 - 公布日： 2023-09-29 - 主分类号： H10B43/35 文献下载
摘要：一种三维存储器器件包括：绝缘层和导电层的交替堆叠，其中该导电层包括字线层级导电层和位于该字线层级导电层上方的漏极选择层级导电层；竖直延伸穿过该交替堆叠的存储器开口填充结构；以及漏极选择层级接触通孔结构。该漏极选择层级接触结构中的第一漏极选择层级接触结构直接接触该漏极选择层级导电层中的彼此竖直间隔开的至少前两个漏极选择层级导电层。该漏极选择层级接触结构中的第二漏极选择层级接触结构直接接触该漏极选择层级导电层中的至少接下来两个漏极选择层级导电层，该接下来两个漏极选择层级导电层彼此竖直间隔开并且位于该漏极选择层级导电层中的至少该前两个漏极选择层级导电层下方。
具有多层级漏极选择电极三维存储器器件及其形成方法

[发明专利]具有混合阶梯结构的三维存储器器件及其形成方法-CN202180094052.8在审
发明人： 飞冈晃洋 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-12-29 - 公布日： 2023-09-29 - 主分类号： H10B43/27 文献下载
摘要：在衬底上方形成单元层堆叠的竖直交替序列。每个单元层堆叠包括绝缘层和间隔物材料层，该间隔物材料层形成为第一导电层，或者随后被该第一导电层替换。形成阶梯式表面的2×N阵列。除了一列外的每列两个阶梯式表面通过执行一组处理序列至少一次来竖直延伸。该组处理序列包括形成经图案化的蚀刻掩模层并且蚀刻该2×N阵列的未掩模子集。一个或多个经图案化的蚀刻掩模层具有相应连续开口，该相应连续开口包括作为该阶梯式表面的2×N阵列的子集的阶梯式表面的相应2×M阵列的整个区域。形成穿过该竖直交替序列的存储器元件的竖直堆叠。
具有混合阶梯结构三维存储器器件及其形成方法

[发明专利]具有背侧支撑柱结构的三维存储器装置及其形成方法-CN202180087565.6在审
发明人：诧摩俊介;十时悠志;岛袋诚司;樋上达也;梶原乾悟;飞冈晃洋 -专利权人：桑迪士克科技有限责任公司
申请日： 2021-06-03 - 公布日： 2023-08-11 - 主分类号： H10B43/20 文献下载
摘要：在衬底上方形成连续绝缘层和连续牺牲材料层的至少一个竖直交替序列。穿过所述至少一个竖直交替序列形成多行背侧支撑柱结构。穿过所述至少一个竖直交替序列形成存储器堆叠结构。穿过所述至少一个竖直交替序列形成离散背侧沟槽的二维阵列。所述背侧沟槽的子集和所述背侧支撑柱结构的子集的邻接组合将所述至少一个竖直交替序列划分为绝缘层和牺牲材料层的交替堆叠。将所述牺牲材料层替换为导电层，而所述背侧支撑柱结构为所述绝缘层提供结构支撑。
具有支撑结构三维存储器装置及其形成方法

[发明专利]对准标记的形成方法-CN200410075281.3无效
发明人： 飞冈晃洋;玉田尚久 -专利权人：株式会社瑞萨科技
申请日： 2004-09-24 - 公布日： 2005-03-30 - 主分类号： H01L21/027 文献下载
摘要：本发明提供的对准标记形成方法能抑制对准标记占有区域的增加、同时能减小由于检测到形成在下层的对准标记而引起的影响。该方法中，第一工序形成槽沟(31)、构成对准标记。第二工序形成槽沟(32)、将金属埋入到槽沟(31、32)中。在对标记的位置进行检测时、由于埋入金属的槽沟(32)的影响而使槽沟(31)的位置没被检测到。第三工序形成与槽沟(31)形状相同的槽沟(33)。第四工序形成槽沟(34)，将金属埋入到槽沟(33、34)中。在检测标记时，由于埋入金属的槽沟(34)的影响而使槽沟(32)的位置没被检测到。此后，随着叠层数增加、反复进行第三、第四工序。
对准标记形成方法