[发明专利]半导体存储装置有效
| 申请号： | 201910854463.7 | 申请日： | 2019-09-10 |
| 公开（公告）号： | CN111276482B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 细谷启司;荒井史隆;中塚圭祐 | 申请（专利权）人： | 铠侠股份有限公司 |
| 主分类号： | H10B69/00 | 分类号： | H10B69/00;H10B43/00;H10B43/35 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够提高可靠性的半导体存储装置。实施方式的半导体存储装置包含：导电层，包含第1部分、及与其电连接的第2部分；第1接触插塞，与第1部分电连接；第1半导体层；第1绝缘层，设置于第2部分与第1半导体层之间、及第1部分与第1半导体层之间；第2接触插塞，在形成有第1绝缘层的区域内与第1半导体层连接；第1配线；及第1存储单元，为了在第1半导体层与第1配线之间存储信息，而设置于与第2部分隔开的位置。 | ||
| 搜索关键词： | 半导体 存储 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司，未经铠侠股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910854463.7/，转载请声明来源钻瓜专利网。
- 上一篇：在写入操作之前预偏置旋转扭矩振荡器的数据存储装置
- 下一篇：印刷电路板
- 同类专利
- 使用原子层沉积在三维存储器阵列中形成存储器单元-202310447091.2
- P·凡蒂尼;S·W·鲁塞尔;E·瓦雷西;L·弗拉汀 - 美光科技公司
- 2023-04-24 - 2023-10-27 - H10B69/00
- 本申请涉及使用原子层沉积ALD在三维存储器阵列中形成存储器单元。所述方法可包含将层堆叠沉积在衬底上方以及穿过所述层堆叠形成多个墩。所述方法可进一步包含穿过所述层堆叠形成多个空腔以及在所述层堆叠的层之间形成多个空隙。另外，所述方法可包含基于将导电材料沉积在所述空隙中而形成多个字线，以及基于使用ALD将活性材料沉积在所述空腔的内表面之上而形成多个存储器单元。
- 半导体存储装置-201910854463.7
- 细谷启司;荒井史隆;中塚圭祐 - 铠侠股份有限公司
- 2019-09-10 - 2023-10-24 - H10B69/00
- 实施方式提供一种能够提高可靠性的半导体存储装置。实施方式的半导体存储装置包含：导电层，包含第1部分、及与其电连接的第2部分；第1接触插塞，与第1部分电连接；第1半导体层；第1绝缘层，设置于第2部分与第1半导体层之间、及第1部分与第1半导体层之间；第2接触插塞，在形成有第1绝缘层的区域内与第1半导体层连接；第1配线；及第1存储单元，为了在第1半导体层与第1配线之间存储信息，而设置于与第2部分隔开的位置。
- 基于高纹理性六方氮化硼的非易失性存储器及其制备方法-202311008423.3
- 朱敏敏;江海涛;杨丹 - 福州大学
- 2023-08-11 - 2023-10-13 - H10B69/00
- 本发明涉及一种基于高纹理性六方氮化硼的非易失性存储器及其制备方法。该存储器包括衬底、功能层及电极，本发明还公开其制备方法，在氩气和氮气的混合气氛下，采用高功率脉冲磁控溅射在衬底表面区域沉积六方氮化硼薄膜功能层，然后采用直流溅射在功能层表面形成金电极。本发明解决了现有非易失性存储器散热不良的问题，为实现可靠的柔性可穿戴式存储器件提供了新的方案。
- 3D存储器件及其量测方法、薄膜量测装置-202280001750.3
- 李锋锐;张硕;邹远祥;张伟;周毅 - 长江存储科技有限责任公司
- 2022-01-06 - 2023-09-19 - H10B69/00
- 本申请公开了一种3D存储器件及其量测方法、薄膜量测装置。根据本申请实施例的3D存储器件包括衬底；叠层结构，位于所述衬底上方，用于形成存储阵列；沟道孔，设置在所述叠层结构上；以及阻挡层，设置在所述沟道孔中，用于阻挡第一波长范围内的信号。根据本申请实施例的3D存储器件及其量测方法、薄膜量测装置，能够准确量测3D存储器件的薄膜厚度。
- 动态随机存取存储器阵列及其版图结构、制作方法-201711227178.X
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2017-11-29 - 2023-09-19 - H10B69/00
- 本发明提供了一种动态随机存取存储器阵列及其版图结构、制作方法，有源区呈阵列式排布，同一列的相邻有源区的宽度不相同，且列方向与有源区的延伸方向相交，因此降低了制备难度，并且为后续模块的制备提供了基础，能改善开启电压较高、导通电阻较大等问题。
- 半导体存储元件，半导体器件，电子设备，以及半导体存储元件的制造方法-201780014488.5
- 塚本雅则 - 索尼公司
- 2017-01-24 - 2023-09-12 - H10B69/00
- 提供了能够进行更高速操作的半导体存储元件，并且所述半导体存储元件设置有：第一导电类型的第一半导体层(42)；第二导电类型的第二半导体层(41)，在第一半导体层下方设置；栅极电极(21)，在第一半导体层上设置；栅极绝缘膜(22)，在第一半导体层和栅极电极之间设置；第二导电类型的漏极区域(31)，在栅极电极的一侧上的第一半导体层中设置；第二导电类型的源极区域(32)，在栅极电极的另一侧上的第一半导体层中设置，所述另一侧在所述一次的对面，在所述一侧与所述另一侧之间存在栅极电极；以及位线(54)，与源极区域和第一半导体层两者电连接。还提供了半导体期间、电子设备以及用于制造所述半导体存储元件的方法。
- 一种具有TFET的存储器-202180086888.3
- 焦慧芳;周雪;秦青;范鲁明;王校杰 - 华为技术有限公司
- 2021-04-29 - 2023-08-25 - H10B69/00
- 本申请实施例提供一种包含有隧穿场效应晶体管的存储器和电子设备，涉及半导体技术领域，该存储器可以提高工作效率，以及可以降低操作电压，降低功耗。该存储器包括具有掺杂类型相同的第一掺杂区和第二掺杂区的衬底，衬底上具有存储单元，该存储单元不仅包括存储部分，还包括位于存储部分两侧的选通管和隧穿场效应晶体管TFET，且存储部分和隧穿场效应晶体管TFET共用控制栅。这样的话，该存储器是基于热空穴注入(Hot hole injection，HHI)擦除方式实现擦除，另外，在TFET的调控下，可以降低擦除电压，降低存储器功耗。
- 包括不同类型的存储器单元的集成电路器件-201810466873.X
- 李吉镐;高宽协;金泓秀;林濬熙;田昌勳 - 三星电子株式会社
- 2018-05-16 - 2023-08-22 - H10B69/00
- 集成电路器件可包括：衬底，包括闪速存储器区及可变电阻存储器区；闪速存储器单元晶体管，包括与所述衬底的闪速存储器区交叠的单元栅极电极；可变电阻元件，与所述衬底的可变电阻存储器区交叠；以及选择晶体管，包括设置在所述衬底的可变电阻存储器区中的选择源极/漏极区。所述选择源极/漏极区可电连接到所述可变电阻元件。所述衬底可包括面对所述单元栅极电极及所述可变电阻元件的上表面，且所述衬底的上表面可从所述闪速存储器区连续地延伸到所述可变电阻存储器区。
- 非易失性存储元件及其制造方法-202180073300.0
- 宫田典幸;浅沼周太郎;住田杏子;宫口有典;斋藤一也;神保武人;堀田和正;増田健 - 国立研究开发法人产业技术综合研究所;株式会社爱发科
- 2021-10-15 - 2023-08-11 - H10B69/00
- 本发明的课题在于提供一种具有优异的信息保存特性、高性能且能够在实际应用上实现量产的非易失性存储元件及其制造方法。非易失性存储元件(1)的特征在于：具有积层构造部，该积层构造部是将Al
- 存储器装置阵列中的均匀电压降-202180071685.7
- 玉仁祚;徐顺天;A·雷茨尼采克;金永硕 - 国际商业机器公司
- 2021-10-19 - 2023-08-11 - H10B69/00
- 提供了PCM装置阵列及其制造技术，其具有在加热器图案化期间形成的集成电阻器，用于PCM装置之间的均匀电压降。PCM装置包括：至少一个PCM单元，其包含安置于加热器上的相变材料；以及与所述至少一个PCM单元串联的至少一个电阻器，其中所述至少一个电阻器包含与所述加热器相同的材料组合。还提供了一种存储器阵列和一种形成PCM装置的方法。
- 三维存储器及其形成方法-202180007120.2
- 张珍珍;刘隆冬;李明;周颖 - 长江存储科技有限责任公司
- 2021-11-30 - 2023-08-11 - H10B69/00
- 本公开涉及一种三维存储器及其形成方法。所述三维存储器的形成方法包括如下步骤：提供一衬底，所述衬底表面具有第一堆叠结构、以及覆盖于所述第一堆叠结构表面的连接层；形成贯穿所述连接层的开口和贯穿所述第一堆叠结构的第一沟道孔，所述开口与所述第一沟道孔连通；扩大所述开口的特征尺寸，使得扩大后的所述开口的底部的特征尺寸大于所述第一沟道孔的顶部的特征尺寸；形成填充层于所述开口内和空的所述第一沟道孔内。
- 一种面内超高密度铁电存储器阵列及其制备方法-202310475822.4
- 江安全;孙杰;李一鸣;胡笛 - 复旦大学
- 2023-04-28 - 2023-07-21 - H10B69/00
- 本发明属于存储技术领域，具体为一种面内超高密度铁电存储器阵列及其制备方法。本发明的面内密排读写铁电存储单元和电极呈周期性排列，电极通过三维互联导电柱引出，包括面外第一、二字线层的三维互联字线分别与第一、三导电柱阵列相连；包括面外第一、二位线层的三维互联位线分别与第二、四导电柱阵列相连；字线层和位线层内分布着平行电极，且相互垂直，形成交叉棒阵列，面内交点为铁电存储单元，位于面内相邻电极的间隙区域，可以进行高密度数据的读写。本发明的面内密排铁电存储器阵列能够提高存储密度，最高可达2F
- 闪存器件及其制备方法-202310476340.0
- 高毅;周婧涵;左睿昊;马开阳 - 上海华虹宏力半导体制造有限公司;华虹半导体（无锡）有限公司
- 2023-04-27 - 2023-06-23 - H10B69/00
- 本发明提供一种闪存器件及其制备方法，包括：提供衬底，衬底包括外围区，外围区包括浅沟槽隔离和位于浅沟槽隔离两侧的NMOS区域和PMOS区域；衬底上形成有第一氧化层和栅极；形成侧墙，侧墙位于NMOS区域和PMOS区域各自栅极的侧壁；湿法刻蚀去除衬底表面裸露的第一氧化层；O
- 半导体存储器装置-202210867111.7
- 西村贵仁;西川拓也 - 铠侠股份有限公司
- 2022-07-22 - 2023-06-23 - H10B69/00
- 根据一个实施例，一种半导体存储器装置包含：第一堆叠体，其包含在第一方向上布置的存储器区、台阶区及连接区；多个第一支柱，其安置于所述存储器区中，在堆叠方向上延伸于所述第一堆叠体中；多个第二支柱，其包含第二绝缘层，具有不同于所述第一支柱的层结构的层结构，且在所述堆叠方向上延伸于与在所述堆叠方向上安置于所述台阶区中的台阶部分重叠的位置中；及多个第三支柱，其在所述堆叠方向上延伸于所述第一堆叠体中且具有相同于所述第一支柱的所述层结构的层结构，所述多个第三支柱的至少一部分安置于所述连接区中。
- 一种字线结构与闪存结构的形成方法-202310168127.3
- 周洋;徐杰;高骏;王飞飞 - 华虹半导体（无锡）有限公司
- 2023-02-24 - 2023-06-02 - H10B69/00
- 本公开的实施例提供一种字线结构的形成方法，包括：提供衬底，所述衬底内形成有源极和漏极，所述衬底上形成有浮栅结构，所述浮栅结构上形成有层间介质层，所述层间介质层的表面形成有第二隧穿氧化层，所述衬底上形成有第一沟槽，所述第一沟槽贯穿所述第二隧穿氧化层、所述浮栅结构以及所述层间介质层并暴露出所述源极；在所述第二隧穿氧化层上、以及所述第一沟槽内形成导电层，所述导电层填满所述第一沟槽；对所述导电层、所述第二隧穿氧化层和所述层间介质层一起进行研磨，暴露出所述层间介质层。通过一步研磨去除层间介质层上的导电层与第二隧穿氧化层并所述降低层间介质层高度，无导电层残留，避免了后续制程由于存在阻碍而引起的失效。
- 具有垂直晶体管的存储器器件及其形成方法-202180003352.0
- 朱宏斌;刘威;王言虹;江宁 - 长江存储科技有限责任公司
- 2021-08-31 - 2023-05-09 - H10B69/00
- 在某些方面中，一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构以及在第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括外围电路。第二半导体结构包括存储器单元阵列和耦合到存储器单元并且各自在垂直于第一方向的第二方向上延伸的多条位线。存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到垂直晶体管的存储单元。垂直晶体管包括在第一方向上延伸的半导体主体，以及在第二方向上与半导体主体的两个相对侧面接触的栅极结构。位线中的相应一条位线和相应存储单元在第一方向上耦合到存储器单元中的每一个存储器单元的相对端部。存储器单元阵列经过键合界面耦合到外围电路。
- 一种存储器件及其制造方法、电子设备-202080102949.6
- 李小波;秦健鹰;杨喜超;胡小剑 - 华为技术有限公司
- 2020-11-27 - 2023-04-25 - H10B69/00
- 本申请实施例公开了一种存储器件及其制造方法、电子设备，存储器件包括衬底、衬底上的存储层、贯穿存储层的隔离沟槽、隔离沟槽中填充的绝缘材料、纵向贯穿绝缘材料的导体塞，存储层可以包括交替层叠的多层铁电层和多层导体层，在隔离沟槽的侧壁上，铁电层具有凸出导体层的凸出部分，导体塞与铁电层的凸出部分接触，而与导体层通过绝缘材料隔离开，这样铁电层、与铁电层接触的导体层、与铁电层接触的导体塞可以构成一个存储单元，互不接触的导体层和导体塞可以作为两个电极，也就是说，本申请实施例中通过铁电层和导体层的堆叠实现铁电存储器的三维化，提高器件的存储密度，同时降低刻蚀难度，提高刻蚀精度以及可靠性，提高器件性能。
- 非易失性存储器元件及其操作方法-202211171972.8
- 巴尔·S·三德胡;保罗·范德·沃尔德;吴昌宪 - 新唐科技股份有限公司
- 2022-09-26 - 2023-04-14 - H10B69/00
- 一种非易失性存储器元件包含设置在集成电路IC中的浮动节点存储器单元。浮动节点存储器单元包含浮动节点、控制节点、擦除节点、源极节点以及漏极节点。存储器元件还包含高压输入节点，用于耦接到集成电路外部的外部可编程高压源。存储器元件还包含耦接到高压输入节点的高压开关电路，用于提供电压信号以执行对浮动节点的电荷的热电子编程或是对来自浮动节点的电荷进行穿隧擦除。
- 存储器装置及其制造方法-202210132781.4
- 金镇河 - 爱思开海力士有限公司
- 2022-02-14 - 2023-02-03 - H10B69/00
- 本申请涉及一种存储器装置及其制造方法，该存储器装置包括：层间绝缘层，其彼此间隔开并层叠；栅极线，其形成于层间绝缘层之间；以及插塞，其垂直穿过层间绝缘层和栅极线。每条栅极线包括：阻隔层，其沿插塞和层间绝缘层的内壁形成；第一导电层，其被阻隔层围绕；以及第二导电层，其被第一导电层围绕。第二导电层的材料不同于第一导电层的材料，并且第二导电层的尺寸沿栅极线延伸的方向是可变的。
- 专利分类
