[发明专利]存储器设备及其操作方法有效
| 申请号： | 201910417613.8 | 申请日： | 2019-05-20 |
| 公开（公告）号： | CN110675904B | 公开（公告）日： | 2023-09-19 |
| 发明（设计）人： | 孙钟弼 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C11/4094 | 分类号： | G11C11/4094 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 包括连接到多个字线的多个存储器单元的存储器设备的操作方法，该操作方法包括：从外部设备接收第一激活命令，在接收第一激活命令之后从外部设备接收至少一个操作命令，在接收至少一个操作命令之后接收预充电命令，并且在接收预充电命令之后从外部设备接收第二激活命令。当至少一个操作命令不包括写入命令时，在从接收预充电命令的时间起经过第一预充电参考时间之后接收第二激活命令。当至少一个操作命令包括写入命令时，在从接收预充电命令的时间起经过第二预充电参考时间之后接收第二激活命令。 | ||
| 搜索关键词： | 存储器 设备 及其 操作方法 | ||
【主权项】：
1.一种存储器设备的操作方法，所述存储器设备包括连接到多个字线的多个动态随机存取存储器单元，所述方法包括：/n从外部源接收第一激活命令；/n从外部源接收至少一个操作命令；/n接收预充电命令；/n确定所述至少一个操作命令是否包括写入命令；并且/n基于所述确定的结果，/n在从接收到所述预充电命令的时间起经过第一预充电参考时间段之后从外部源接收第二激活命令，或者/n在从接收到所述预充电命令的时间起经过第二预充电参考时间段之后从外部源接收第二激活命令。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910417613.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种存储单元对、阵列、存储电路、电子设备及方法-202210298988.9
- 王朝;王昭昊;冯家高;赵巍胜 - 北京航空航天大学
- 2022-03-25 - 2023-10-03 - G11C11/4094
- 本申请实施例提供一种存储单元对、阵列、存储电路、电子设备及方法，其中存储单元对包括：一对存储子单元以及一公共晶体管；每个存储子单元包括一独立晶体管和一存储元件；所述公共晶体管的控制极与一写字线耦接，其第一极和第二极各自耦接在一存储子单元的独立晶体管和存储元件之间。本发明通过公共晶体管与独立晶体管的串、并联，达到减小驱动电阻的目的，同时引入的公共晶体管合理布局于两个存储子单元之间的间隔处，在不增加面积的情况下，通过减小驱动电阻提升了存储单元的驱动能力。
- 存储器设备及其操作方法-201910417613.8
- 孙钟弼 - 三星电子株式会社
- 2019-05-20 - 2023-09-19 - G11C11/4094
- 包括连接到多个字线的多个存储器单元的存储器设备的操作方法，该操作方法包括：从外部设备接收第一激活命令，在接收第一激活命令之后从外部设备接收至少一个操作命令，在接收至少一个操作命令之后接收预充电命令，并且在接收预充电命令之后从外部设备接收第二激活命令。当至少一个操作命令不包括写入命令时，在从接收预充电命令的时间起经过第一预充电参考时间之后接收第二激活命令。当至少一个操作命令包括写入命令时，在从接收预充电命令的时间起经过第二预充电参考时间之后接收第二激活命令。
- 电压产生电路、存储器装置和产生位线预充电电压的方法-201910813280.0
- 徐宁焄;赵胜晛;申昌昊;李龙宰 - 三星电子株式会社
- 2019-08-30 - 2023-09-19 - G11C11/4094
- 公开电压产生电路、存储器装置和产生位线预充电电压的方法。一种存储器装置包括电压产生电路，电压产生电路包括偏移补偿器，偏移补偿器被配置为：接收参考电压和偏移代码，并将偏移代码链接到参考电压。电压产生电路包括比较器，比较器被配置为：将链接到偏移代码的参考电压与位线预充电电压进行比较并输出驱动控制信号。电压产生电路包括驱动器，驱动器被配置为：响应于驱动控制信号输出处于参考电压的目标电平的位线预充电电压。电压产生电路包括背景校准电路，背景校准电路被配置为：产生用于执行控制的偏移代码，使得目标短路电流流过输出位线预充电电压的驱动器的输出节点。
- 14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片-202310483229.4
- 赵强;李鹏飞;王浩宇;卢健杰;戴成虎;吴秀龙;彭春雨;蔺智挺;卢文娟 - 安徽大学
- 2023-04-27 - 2023-09-12 - G11C11/4094
- 本发明涉及一种14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片。SRAM存储单元包括6个NMOS晶体管N1～N6和8个PMOS晶体管P1～P8。P1、P2、P5与P6作为上拉管，P3和P4作为下拉管，它们的状态分别由存储节点Q和QN控制。Q与QN通过N5与N6分别与位线BL和位线BLB电连接。冗余存储节点S0与S1通过P7与P8分别与位线BL和位线BLB电连接。本发明采用极性加固原理进行设计，保证了冗余存储节点S0、S1的稳定性，同时利用源隔离技术提升了存储节点Q、QB的稳定性。本发明的SRAM存储单元在写入数据的过程中，位线通过N5、N6、P7、P8同时向内部节点Q\QB与S0\S1写入数据，大大提高了单元的数据写入速度以及噪声容限，降低了存储单元的功耗。
- 一种随机存储器-202210142366.7
- 白瑞杰;杨一哲 - 西安格易安创集成电路有限公司
- 2022-02-16 - 2023-08-25 - G11C11/4094
- 本申请公开了一种随机存储器，该随机存储器包括：存储单元；字线；互补的位线对；第一输入输出线和第二输入输出线，用于与位线对连接，当位线对对应的列选通模块导通时，位线对通过导通的列选通模块而与输入输出线对连通；初始化模块，连接在第一输入输出线与第二输入输出线之间，在执行连写操作时，若下一笔写操作非进行数据输入屏蔽，在均衡阶段，第一输入输出线与第二输入输出线连通分享电荷以使两者上的电压为分享电压；若下一笔写操作进行数据输入屏蔽，在均衡阶段，第一输入输出线与第二输入输出线上的电压被预充电至工作电压并相互连通分享电荷，并在均衡阶段后保持工作电压以屏蔽数据写入至位线对。通过上述方式，可以降低电路的功耗。
- 存储结构-202310089016.3
- 亚历山大;蒋新淼 - 浙江力积存储科技有限公司
- 2023-01-16 - 2023-08-18 - G11C11/4094
- 本公开的实施例提供一种存储结构，其包括：存储阵列、读数据控制电路、写数据控制电路、数据输出缓存、数据输入缓存和写数据选择电路。读数据控制电路从存储阵列读取第一差分数据对，根据第一差分数据对来生成读取数据对。数据输出缓存存储读取数据对并向输入/输出端口输出读取数据对。数据输入缓存存储经由输入/输出端口输入的写入数据对。写数据选择电路在拷贝信号处于有效电平的情况下，将读取数据对提供给写数据控制电路，以及在拷贝信号处于无效电平的情况下，将写入数据对提供给写数据控制电路。写数据控制电路根据从写数据选择电路接收到的数据对来生成第二差分数据对，将第二差分数据对写入存储阵列。
- 动态存储器及其读写方法、存储装置-202210055157.9
- 戴瑾 - 北京超弦存储器研究院
- 2022-01-18 - 2023-06-02 - G11C11/4094
- 本申请提供了一种动态存储器及其读写方法、存储装置，动态存储器包括存储阵列、读写电路以及写寄存模块，写寄存模块包括至少一个写寄存器。当外部输入数据未写满写寄存器时，读写电路读取存储阵列中当前行的数据，将与写寄存器中未写入外部输入数据的位置对应位置处的当前行的数据一一对应写入写寄存器中，以进行数据合并；读写电路将写寄存器中合并后的数据写入存储阵列的当前行中。因此，即使外部输入数据不能直接整行的写入至存储阵列中，也可以通过先将外部输入数据写入写寄存器，然后再将数据由写寄存器写入存储阵列中的方式，将外部输入数据写入存储阵列中。由此，动态存储器可以实现随机写入，提高了数据写入的灵活性。
- 存储器及其访问方法、电子设备-202210804207.9
- 朱正勇;康卜文;王丹;赵超 - 北京超弦存储器研究院
- 2022-07-07 - 2023-05-23 - G11C11/4094
- 本申请实施例提供了一种存储器及其访问方法、电子设备。该存储器包括至少一个存储阵列、至少一个控制电路、若干用于读操作的读字线和读位线；存储阵列包括若干阵列排布的存储单元，存储单元包括第一晶体管和第二晶体管；控制电路被配置为在预处理阶段，将第一电压传输至读字线和读位线；以及，在预充电阶段，将第二电压传输至存储单元连接的读位线，在读取感应阶段，将第三电压传输至存储单元连接的读字线。本申请提供的存储器能够将数据可靠的读出，同时能够避免或者有效降低串扰。
- 一种三维存储器、制备方法及数据操作方法-202211641233.0
- 童浩;汪宾浩;缪向水 - 华中科技大学
- 2022-12-20 - 2023-03-31 - G11C11/4094
- 本发明公开了一种三维存储器、制备方法及数据操作方法，三维存储器由多层结构在垂直方向上周期排列组成，多层结构包括第一导线层、第一电容层、第一选通管层、第二导线层、第二电容层和第二选通管层，第一导线层由若干根相互平行的导线组成，第一选通管层由若干个选通管均匀分布组成的阵列组成，第一电容层由若干个电容均匀分布组成的阵列组成，第一电容层中每个电容的下电极均与第一选通管层中的一个选通管的上电极相连，本发明能够在垂直方向上对1S1C存储单元进行堆叠，能大幅提升1S1C存储器的存储密度。
- 一种电压域转时域的存内计算电路-202211374197.6
- 乔树山;李润成;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-11-04 - 2023-01-17 - G11C11/4094
- 本发明涉及一种电压域转时域的存内计算电路，涉及存内计算领域，包括SRAM列单元和电压域时域转换电路；每个SRAM的字线均连接一个输入信号，各SRAM用于存储权重；电压域时域转换电路包括与门以及依次串联的晶体管PM1、NM1、NM2、NM3和NM4，晶体管PM1的源极连接电源，晶体管PM1的栅极和晶体管NM1的栅极连接时钟信号，晶体管NM2的栅极、晶体管NM3的栅极和晶体管NM4的栅极均与位线连接，晶体管NM4的源极接地；通过量化与门输出的脉冲宽度表示SRAM列单元的乘累加结果；乘累加结果为各行SRAM存储的权重与对应字线的输入信号的乘累加结果，降低存内计算的功耗和占用面积。
- 存储器装置数据存取方案以及相关装置、系统和方法-202210140425.7
- 何源;郭钟太 - 美光科技公司
- 2022-02-16 - 2022-10-18 - G11C11/4094
- 本申请涉及存储器装置数据存取方案以及相关装置、系统和方法。公开了存储器装置数据存取方案。一或多个实施例可包含一种存储器装置，存储器装置包含第一列平面、第二列平面和数据引导电路。第一列平面可包含：第一边缘；第二边缘；以及第一数量的数位线，第一数量的数位线布置在第一边缘与第二边缘之间。第二列平面可包含：第三边缘，第三边缘被定位成与所述第二边缘相邻；第四边缘；以及第二数量的数位线，第二数量的数位线布置在第三边缘与第四边缘之间。数据引导电路可被配置成使第一数量的数位线中的第一数位线与第二数量的数位线中的第二数位线在逻辑上相关，第一数位线靠近第一边缘并且第二数位线靠近第四边缘。还公开了相关联的系统和方法。
- 一种存储芯片和存储芯片的控制方法-202210838725.2
- 拜福君;段会福;肖文武 - 西安紫光国芯半导体有限公司
- 2022-07-15 - 2022-10-14 - G11C11/4094
- 本申请提供一种存储芯片和存储芯片的控制方法，存储芯片包括多个存储模块，每一存储模块包括多个存储阵列，每一存储阵列包括：第一存储阵列，第一存储阵列工作于第一存储模式；第二存储阵列，第二存储阵列工作于第二存储模式；控制电路，连接第一存储阵列和第二存储阵列，控制电路用于将第二存储阵列中至少部分数据写入第一存储阵列中，以使得外部设备对第一存储阵列进行数据读写；以及将第一存储阵列中至少部分数据写入第二存储阵列中，以进行数据备份。具体的，外部设备仅对第一存储阵列进行读写，以使得本申请的存储芯片能够具有读写速度快，寿命长的特点，第一存储阵列中的数据可以在第二存储阵列中备份，使其具有断电后数据不会丢失的特点。
- 存储器件、物理不可复制功能(PUF)生成器及生成签名的方法-201810934618.3
- 林建呈;詹伟闵;林志宇;吕士濂 - 台湾积体电路制造股份有限公司
- 2018-08-16 - 2022-10-11 - G11C11/4094
- 本发明的实施例提供了存储器件、物理不可复制功能(PUF)生成器及其生成签名的方法。物理不可复制功能(PUF)生成器包括第一感测放大器，第一感测放大器具有被配置为从多个存储单元的第一存储单元接收信号的第一输入端，以及被配置为从多个存储单元的第二存储单元接收信号的第二输入端。第一感测放大器被配置为比较多个存储单元的第一和第二存储单元的存取速度。基于存取速度的比较，第一感测放大器提供用于生成PUF签名的第一输出信号。控制器被配置为向第一感测放大器输出使能信号，控制器具有被配置为从第一存储单元的位线接收信号的第一输入端，以及被配置为从第二存储单元的位线接收信号的第二输入端。
- 在信号切换瞬变期间减少存储器装置中的读取干扰-201810641858.4
- 陈宏燕;赵伟;卢景煌;董颖达 - 桑迪士克科技有限责任公司
- 2018-06-21 - 2022-09-27 - G11C11/4094
- 在感测过程期间用于减少存储器单元的读取干扰的存储器装置和相关联的技术。在未被选择的子区块中的存储器串的漏极端和/或源极端处，在感测过程期间将选择栅极晶体管一次或多次地转变到导电状态。转变可以在感测过程期间多次周期性地发生。当选择栅极晶体管处于导电状态中时，可以移除沟道中的累积的空穴。这有助于提供在感测过程结束时当未被选择的字线电压斜降时沟道电势的较快减少。紧挨于边缘数据存储器单元的干扰诱导的沟道梯度的持续时间减少，使得该单元的读取干扰也减少。
- 半导体存储装置-202110258672.2
- 佐藤贵彦 - 华邦电子股份有限公司
- 2021-03-10 - 2022-09-20 - G11C11/4094
- 提供一种半导体存储装置，与活化字线的位置无关，该半导体存储装置可以抑制干扰的发生。一种半导体存储装置，包括多个字线、位线、多个存储器单元，连接到多个字线中的任何一条字线和位线，感测放大器，连接到位线；以及控制部，以控制使位于多个字线中的活化字线越靠近感测放大器，活化感测放大器的时序就越晚。
- 存储器件、存储器系统以及存储器件的编程操作方法-202210201107.7
- 王均保;黄莹 - 长江存储科技有限责任公司
- 2022-03-03 - 2022-06-07 - G11C11/4094
- 本申请提供一种存储器件、存储器系统以及存储器件的编程操作方法，该存储器件包括多个存储串，每个存储串包括被划分为多个层级的子存储串，每个子存储串包括多个存储单元、SSG晶体管、以及DSG晶体管，该方法包括：在预充电阶段，对位于多个层级中的第一层级的DSG晶体管、存储单元、以及SSG晶体管施加导通电压；在施加导通电压之后，经由每个存储串的两端施加预充电电压；以及在编程阶段，在对待编程的存储串包括的DSG晶体管施加漏极选择电压的同时，将其余存储串包括的DSG晶体管关断。
- 数据传输电路和存储器-202110341165.5
- 孙豳;何军;应战 - 长鑫存储技术有限公司
- 2021-03-30 - 2022-04-26 - G11C11/4094
- 本申请实施例提供一种数据传输电路和存储器，其中，数据传输线路，包括：转换模块，连接在外部数据线和全局数据线之间，用于根据第一控制信号，控制外部数据线和全局数据线之间的数据传输；统计模块，与外部数据线连接，用于输出第二控制信号，在读出数据的过程中，将第二控制信号读出；写入模块，连接在本地数据线和全局数据线之间，且基于第三控制信号，判断全局数据线中的数据传输至本地数据线的过程中是否进行数据翻转；读出模块，用于根据读出的第二控制信号，控制本地数据线和外部数据线之间的数据传输；针对同一数据，数据翻转的总次数为0或偶数；本申请旨在降低数据传输线路的低功耗和提高数据存储的可靠性等。
- 模拟矩阵运算的只读存储器架构-202110843445.6
- E·帕帕乔吉欧;K·沃杰乔夫斯基;S·M·卡什米利 - 罗伯特·博世有限公司
- 2021-07-26 - 2022-01-28 - G11C11/4094
- 提供了模拟矩阵运算的只读存储器架构。一种在神经网络的矩阵运算中利用的只读存储器（ROM）计算单元包括：单位元件，其包括一个或多个连接，其中与计算单元相关联的权重响应于单位晶格内部的连接或无连接或者响应于单位元件与字线和位线之间的连接或无连接，所述字线和位线用于形成ROM计算单元中的行和列的阵列；以及位于单位元件中的一个或多个无源或有源电元件，其中无源或有源电元件被配置为调整与计算单元相关联的权重，其中ROM计算单元被配置为接收输入并输出与矩阵运算相关联的值，其中所述值响应于输入和权重。
- 用于模拟混合信号存储器内计算交叉开关网络的时域比率式读出接口-202110843713.4
- S·M·卡什米利;K·沃伊切霍夫斯基;J·梅斯纳;E·帕帕乔吉欧 - 罗伯特·博世有限公司
- 2021-07-26 - 2022-01-28 - G11C11/4094
- 一种被配置成计算矩阵乘法和加法计算的电路，包括：数字‑时间转换器，其被配置成接收数字输入，并且输出与所述数字输入成比例且在与参考时间相关联的时域中被调制的信号；存储器，其包括交叉开关网络，其中所述存储器被配置成从数字‑时间转换器接收所述时间调制信号，并且输出响应于所述时间调制输入信号和交叉开关网络的网络权重而缩放的加权信号；以及输出接口，其与交叉开关网络进行通信，并且被配置成接收其加权输出信号并且使用时间‑数字转换器来输出与至少所述参考时间成比例的数字值。
- 存储器装置及其操作方法-202010611656.2
- 门脇卓也 - 华邦电子股份有限公司
- 2020-06-30 - 2021-12-31 - G11C11/4094
- 本发明提供一种存储器装置及其操作方法。存储器装置包括输入输出数据锁存电路与位线感测放大电路。输入输出数据锁存电路耦接于主输入输出线对与区域输入输出线对之间。区域输入输出线对通过位线感测放大电路耦接多个位线对。存储器装置执行二阶段式操作以输入或输出这些位线对中的选定位线对的数据，其中，选定位线对仅在二阶段式操作的其中一阶段操作中与区域输入输出线对接通，以及，在二阶段式操作的其中另一阶段操作中，锁存在输入输出数据锁存电路中的选定位线对的数据被传输至主输入输出线对。
- 存储器电路、其操作方法及数据读取方法-201910319484.9
- 吕士濂 - 台湾积体电路制造股份有限公司
- 2019-04-19 - 2021-08-03 - G11C11/4094
- 存储器电路包括第一字线、第一位线、第二位线、第一反相器、第二反相器，P型传输门晶体管和预充电电路。第一反相器耦接至第一存储节点。第二反相器耦接至所述第一存储节点和所述第一反相器。P型传输门晶体管耦接在所述第一存储节点和所述第一位线之间。P型传输门晶体管耦接至所述第一字线、所述第一反相器和所述第二反相器。预充电电路耦接至所述第一位线或所述第二位线。所述预充电电路配置为响应于第一信号，将所述第一位线或所述第二位线充电至预充电电压。所述预充电电压介于第一逻辑电平的电压和第二逻辑电平的电压之间。本发明的实施例还提供了存储器电路的操作方法及数据读取方法。
- 具有偏移消除的读出放大器和存储器装置-201911156606.3
- 金泳旭;权赫准;韩相根;元福渊 - 三星电子株式会社
- 2017-10-23 - 2021-06-01 - G11C11/4094
- 本申请提供一种存储器装置和读出放大器，读出放大器包括读出放大单元、第一隔离单元和第二隔离单元以及第一偏移消除单元和第二偏移消除单元。读出放大单元包括第一P型金属氧化物半导体(PMOS)晶体管、第二PMOS晶体管、第一N型金属氧化物半导体(NMOS)晶体管和第二NMOS晶体管。在读出放大器的布局中，第一PMOS晶体管和第二PMOS晶体管设置在读出放大器的中部区域，第一NMOS晶体管和第二NMOS晶体管设置在读出放大器的彼此相对侧，第一隔离单元和第一偏移消除单元设置在第一PMOS晶体管和第一NMOS晶体管之间，并且第二隔离单元和第二偏移消除单元设置在第二PMOS晶体管和第二NMOS晶体管之间。在其他布局中，可以掉换PMOS晶体管和NMOS晶体管的位置。
- 半导体存储器设备及其操作方法-202010616670.1
- 裵晖英 - 三星电子株式会社
- 2020-06-30 - 2021-01-05 - G11C11/4094
- 提供了一种半导体存储器设备及其操作方法。半导体存储器设备包括连接一对位线的多个存储器单元、列选择电路和读出放大器。当半导体存储器设备处于数据写入操作时，列选择电路在相继布置的第一时间间隔和第二时间间隔期间将一对数据输入输出线电连接到一对位线，并且读出放大器在第一时间间隔期间与一对位线电断开，并且在第二时间间隔期间感测并放大一对位线之间的电压差。
- 一种DRAM列选择驱动电路及其降低漏电的方法-201910508450.4
- 杜艳强;吴君;张学渊;朱光伟 - 苏州汇峰微电子有限公司
- 2019-06-13 - 2019-09-06 - G11C11/4094
- 本发明公开了一种DRAM列选择驱动电路，包括列选择驱动模块和电源控制模块，所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连，其中，所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。通过上述方式，本发明提供的DRAM列选择驱动电路及其降低漏电的方法，电路结构简单，设计合理，能够有效地降低DRAM列选择驱动电路在待机模式下的漏电，通过控制待机模式下的输出驱动电路的第一电源电压vss_col和第二电源电压vdd_col，来消除输出驱动电路里的晶体管的源漏两端的跨压，从而达到降低其漏电电流的目的。
- 位线预充电及均衡电路、位线预充电及均衡方法、灵敏放大器-201811630363.8
- 熊保玉;段会福;王斌 - 西安紫光国芯半导体有限公司
- 2018-12-29 - 2019-05-21 - G11C11/4094
- 为了避免电容耦合效应对存储单元0的信号余量的影响，本发明提供了一种动态存储器的位线预充电及均衡电路、位线预充电及均衡方法、灵敏放大器。位线预充电及均衡电路，包括设置在BL和bBL之间的nmos管n1、n2、n3，n1、n2、n3的门端同时接信号EQL；其改进之处在于：还包括设置在BL和bBL之间的pmos管p1、p2、p3；p1、p2、p3的门端同时连接信号bEQL，p1、p2的源端接vbleq，p1、p2的漏端分别接BL和BL_N，p3的源端和漏端分别接BL和BL_N；pmos管p1、p2、p3的尺寸分别与nmos管n1、n2、n3的尺寸相同。本发明同时用n管和p管进行预充电及均衡位线操作，使n管和p管的电容耦合作用相互抵消，从而使存储单元0和1的信号容量不再受电容耦合效应的影响，电路改动小、实现成本低。
- 一种减小电源网络电阻影响的DDR2 DRAM ODT结构-201610792364.7
- 刘海飞 - 西安紫光国芯半导体有限公司
- 2016-08-31 - 2019-05-17 - G11C11/4094
- 本发明提出一种减小电源网络电阻影响的DDR2 DRAM ODT结构，克服现有技术在不同电阻模式下存在电阻偏差的问题。该DDR2 DRAM ODT结构中设置有电压比较模块和信号转换电路，电压比较模块取得电源网络上的电阻Rvddq的分压，通过信号转换电路使得所述分压转换为与其他阻值的电阻模块中固定电阻R0单独并联的补偿电阻，所述补偿电阻的阻值随着所述分压的增大而减小。本发明利用电源网络上的电阻Rvddq上的分压对其他电阻模式的电阻进行反馈调节，使得其他模式对应的电阻模块的电阻随Rvddq增加而减小，从而消除在不同电阻模式下因Rvddq带来的差异。
- 位单元-201811115814.4
- 马合木提·斯楠吉尔;廖宏仁;张琮永;陈炎辉;林彦廷 - 台湾积体电路制造股份有限公司
- 2018-09-25 - 2019-04-02 - G11C11/4094
- 本揭露提出一种位单元。位单元包括读取端口电路和写入端口电路。读取端口电路包括四个晶体管，其中读取端口电路由第一阈值电压激活。写入端口电路包括八个晶体管，其中写入端口电路由第二阈值电压激活。写入端口电路耦接到读取端口电路。第一阈值电压和第二阈值电压可以不同，并且可以由单电源电压提供。
- 降低的噪声DRAM感测-201280049151.5
- B·J·崔 - 考文森智财管理公司
- 2012-10-03 - 2014-06-11 - G11C11/4094
- 描述了一种动态随机访问存储装置。第一阵列具有第一多个位线，每个位线耦合到一列存储单元。第二阵列具有第二多个位线，每个位线耦合到一列存储单元。感测放大器能够以开放位线配置选择性地连接到第一多个位线中的至少一个位线以及第二多个位线中的至少一个互补位线。具有与位线预充电电压相对应的电压VBL的电压供应选择性地连接到每个位线。逻辑在读操作期间将每个位线和互补位线选择性地连接到感测放大器和电压供应中的一个。连接到感测放大器的每个位线与同时连接到电压供应的位线相邻。还描述了一种方法。
- 动态随机存取存储器及其存取方法-201310007115.9
- 刘得平 - 联发科技股份有限公司
- 2013-01-08 - 2013-10-02 - G11C11/4094
- 本发明提供一种动态随机存取存储器及其存取方法。其中用于动态随机存取存储器的存取方法包括，将行地址划分为第一部分以及第二部分。通过地址总线提供行地址的第一部分并通过命令总线提供第一主动命令至动态随机存取存储器。在提供第一主动命令之后，通过地址总线提供行地址的第二部分并通过命令总线提供第二主动命令至动态随机存取存储器。在提供第二主动命令之后，通过地址总线提供列地址并通过命令总线提供存取命令至动态随机存取存储器。地址总线由多个地址线所形成。地址线的数量小于行地址的比特的数量。存取命令为读取命令或写入命令。本发明所提出的动态随机存取存储器及其存取方法，可减少地址线的数量。
- 一种钟控异步先入先出FIFO存储器的读字线控制电路-201120578511.3
- 史江一;李志文;王勇 - 西安国能科技有限公司
- 2011-12-30 - 2013-02-13 - G11C11/4094
- 本实用新型涉及一种存储器，特别是一种钟控异步先入先出FIFO存储器，用于集成电路芯片中不同时钟域间的数据缓冲。包括：双端口随机静态存储器SRAM、SRAM的写字线控制单元、SRAM的读字线控制单元、标志单元，所述的读字线控制单元包含第二寄存器链D2和第二组与门A2；第二寄存器链由第五寄存器D20、第六寄存器D21、第七寄存器D22和第八寄存器D23首尾相连构成，第二组与门A2由第五与门A20、第六与门A21、第七与门A22和第八与门A23构成。
- 专利分类
