[发明专利]半导体存储装置及其制造方法在审
| 申请号： | 201910093744.5 | 申请日： | 2019-01-30 |
| 公开（公告）号： | CN110931493A | 公开（公告）日： | 2020-03-27 |
| 发明（设计）人： | 野岛和弘;清水公志郎 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L27/11531 | 分类号： | H01L27/11531;H01L27/11551;H01L27/11573;H01L27/11578;G11C16/04 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施方式提供一种能够提高动作可靠性的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：逻辑电路，设置在衬底上；第1区域，设置在逻辑电路上，且在第1方向交替积层有多个第1绝缘层(33)与多个导电层(35_0～35_7、36)；多个存储柱(MP)，在第1区域中在第1方向延伸；第2区域，设置在逻辑电路上，且在第1方向交替积层有多个第1绝缘层(33)与多个第2绝缘层(50)；以及接触插塞(CP1)，在第2区域中在第1方向延伸，且连接于逻辑电路。 | ||
| 搜索关键词： | 半导体 存储 装置 及其 制造 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910093744.5/，转载请声明来源钻瓜专利网。
- 上一篇：半导体存储装置
- 下一篇：半导体存储装置及其控制方法
- 同类专利
- 存储器结构及其制造方法-201810688042.7
- 刘涛;张松;梁志彬;金炎;王德进 - 无锡华润上华科技有限公司
- 2018-06-28 - 2022-11-18 - H01L27/11531
- 本发明涉及一种存储器结构及其制造方法，所述存储器结构的高压器件区包括衬底和衬底上的栅极结构，所述栅极结构包括高压区浮栅、覆盖所述高压区浮栅的高压区多晶硅栅、以及设于所述高压区浮栅和高压区多晶硅栅之间的绝缘层，所述高压区浮栅顶部至少部分区域不设置所述绝缘层，从而使得所述高压区浮栅和高压区多晶硅栅在不设置绝缘层的位置连通，所述高压器件区还包括位于衬底内、所述高压区浮栅下方两侧的轻掺杂漏极。本发明在高压器件区保留高压区浮栅结构，通过在高压区浮栅上叠加高压区多晶硅栅，增加了阻挡LDD注入的多晶硅的厚度，防止LDD注入穿透多晶硅打进导电沟道里。
- 半导体结构及其制造方法-202210418472.3
- 郑鸿柱;张利东 - 上海华力微电子有限公司
- 2022-04-20 - 2022-08-09 - H01L27/11531
- 本发明提供了一种半导体结构及其制造方法。本发明提供的半导体结构制造方法中，先在存储单元区和逻辑电路区中形成第一氧化层和氮化硅层；然后，对逻辑电路区进行保护，并对存储单元区执行第一刻蚀工艺，以去除存储单元区中栅极结构顶部和衬底上的氮化硅层；接着，在存储单元区和逻辑电路区中沉积第二氧化层，并对存储单元区和逻辑电路区执行第二刻蚀工艺，以在存储单元区和逻辑电路区中的栅极结构的侧壁上形成ONO结构的侧墙。利用本发明提供的制造方法，对逻辑电路区仅执行一次刻蚀工艺，有效防止发生过刻蚀，保护侧墙结构不被损伤，确保后续工艺不受影响，从而有助于提高器件良率和可靠性。
- 存储器的制造方法-202210418436.7
- 吴一姗;姚邵康;王奇伟 - 上海华力微电子有限公司
- 2022-04-20 - 2022-07-29 - H01L27/11531
- 本发明提供了一种存储器的制造方法，在衬底背面出现氧化硅层后，先将氧化硅层去除，再继续后续工艺，使得衬底背面形成的多层氮化硅层之间未穿插有氧化硅，从而可利用去除氮化硅牺牲层的工艺将衬底背面的氮化硅层全部去除。即，在形成器件的同时，可将衬底背面形成的氮化硅膜层全部去除掉，有助于消除衬底的应力，从而改善字线倾斜的缺陷，并进一步改善字线间漏电的情况。
- 一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法-202111437316.3
- 张俊学;李东;吴智勇 - 上海华力微电子有限公司
- 2021-11-29 - 2022-03-04 - H01L27/11531
- 一种提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法，所述提升Nor Flash多晶硅刻蚀及介质层填充工艺窗口的方法通过在多晶硅层刻蚀前涂布底层抗反射涂层，并采用回刻工艺降低Nor Flash存储区的多晶硅层，同时缩小所述Nor Flash存储区和外围区交界处的高度差。本发明通过在多晶硅层刻蚀前涂布底层抗反射涂层，并采用回刻工艺降低所述Nor Flash存储区的多晶硅层，同时缩小所述Nor Flash存储区和外围区交界处的高度差，不仅可以避免多晶硅层刻蚀时因高度差过大而导致多晶硅刻蚀残留，扩大刻蚀工艺窗口，而且控制栅(CG)高度的降低也减小了控制栅间的深宽比，扩大了电介质层填充的工艺窗口。
- 半导体器件及其制造方法-201810590018.X
- 韩国庆;徐涛 - 上海华虹宏力半导体制造有限公司
- 2018-06-08 - 2021-07-09 - H01L27/11531
- 本发明提供一种半导体器件及其制造方法，该方法包括提供一衬底，在衬底上形成分栅快闪存储器件单元和逻辑器件单元，在所述分栅快闪存储器件单元的侧墙外侧面形成有第一间隔氧化层，采用同一光罩和同一离子在同一道离子注入工艺中同时对所述分栅快闪存储器件单元第一间隔氧化层与位线之间的衬底和所述逻辑器件单元的侧墙与隔离结构之间的衬底进行离子注入，在所述分栅快闪存储器件单元的第一间隔氧化层与位线之间的衬底中形成有重掺杂的N型漏极区，在所述逻辑器件单元的侧墙与隔离结构之间的衬底中形成有重掺杂的N型源/漏极区。本发明能够克服横向穿通效应，以及降低制造成本和提高生产效率。
- 一种嵌入式闪存的制作方法-201910435327.4
- 于涛 - 上海华虹宏力半导体制造有限公司
- 2019-05-23 - 2021-06-18 - H01L27/11531
- 本发明公开了一种嵌入式闪存的制作方法，包括：通过在逻辑区形成低压器件和高压器件之前，将位于源线引出区的源线引出处通过在存储区形成字线的刻蚀步骤中暴露出来，并在形成高压器件和/或低压器件的栅极时，利用第一栅氧层的保护层，将源线引出处上方的擦除栅结构上的第一栅氧层也一并去除，后续生成第二栅氧层后，利用第一栅氧层与第二栅氧层的厚度差，去除第二栅氧层并把剩余第一栅氧层作为硬掩膜，去除源线上方的部分擦除栅结构，并在字线栅刻蚀时去除剩余的擦除栅结构，然后形成导电插栓将源线引出，因此节省了额外引出源线的光刻步骤以及光罩，由此实现了降低制备所述嵌入式闪存的制造成本，降低其制造工艺的复杂度的目的。
- 制造半导体结构的方法-202011092809.3
- 徐德训 - 力旺电子股份有限公司
- 2020-10-13 - 2021-04-16 - H01L27/11531
- 本发明公开了一种制造半导体结构的方法，包括在基底上形成第一介电层；在所述第一介电层上形成第二介电层；使用光罩以施加光阻，从而覆盖所述第二介电层的第一部分；移除所述第二介电层的第二部分，且保留所述第二介电层的所述第一部分；及移除所述光阻。在第一区域中，所述第二介电层的所述第一部分覆盖所述第一介电层的第一部分。在第二区域中，所述第二介电层的所述第二部分覆盖所述第一介电层的第二部分。所述第一区域对应于存储器装置，且所述第二区域对应于逻辑装置。
- 一种嵌入式闪存结构的形成方法-201910059072.6
- 李冰寒;王哲献;江红;高超 - 上海华虹宏力半导体制造有限公司
- 2019-01-22 - 2021-01-29 - H01L27/11531
- 本发明涉及一种嵌入式闪存结构的形成方法，包括以下步骤：提供衬底，所述衬底上包括存储区和逻辑区；在所述衬底上沉积栅极堆叠层；在所述存储区的栅极堆叠层上形成器件结构；进行第一次刻蚀，去除所述逻辑区的栅极堆叠层、所述器件结构的两端部侧面的栅极堆叠层以及所述器件结构的两端部；进行第二次刻蚀，进行第二次刻蚀，首先预留金属孔连接的位置，接着去除剩余的所述控制栅层。在本发明中，栅极堆叠层沉积于存储区时，还沉积于逻辑区，通过同时去除逻辑区的栅极堆叠层、存储区器件结构的端部以及所述器件结构端部周围的栅极堆叠层，在同一工艺中既切断了器件结构端部连接的控制栅层，又去除了多余的栅极堆叠层，减少刻蚀步骤，节约工艺成本。
- 具有单层栅极的非易失性存储器件及其制造方法-201510789715.4
- 朴圣根 - 爱思开海力士有限公司
- 2015-11-17 - 2020-08-18 - H01L27/11531
- 一种非易失性存储器件包括：有源区，有源区沿第一方向延伸并且包括分别设置在有源区的两端的源极区和漏极区；栅电极图案，栅电极图案沿第二方向延伸并且设置在源极区与漏极区之间，其中，第二方向与第一方向交叉地延伸；栅极绝缘图案，栅极绝缘图案设置在栅电极图案与有源区之间；源极接触插塞和漏极接触插塞，源极接触插塞和漏极接触插塞分别耦接至源极区与漏极区；以及耦合接触插塞，耦合接触插塞设置在栅电极图案之上，并且与栅电极图案绝缘。
- 存储元件的制造方法-201610764693.0
- 陈俊旭;卓旭棋 - 华邦电子股份有限公司
- 2016-08-30 - 2020-07-17 - H01L27/11531
- 本发明提供一种存储元件的制造方法，包括于第一区的衬底上形成第一栅介电层。于第二区与第三区的衬底上形成第二栅介电层。于衬底上形成第一导体层。于第一导体层上直接形成第一介电层。移除第二区的部分第一介电层、部分第一导体层以及部分第二栅介电层。于第二区的衬底上依序形成第三栅介电层与第二导体层。于衬底上依序形成第三导体层与第二介电层。在衬底中形成多个隔离结构，其中隔离结构穿过第二介电层延伸至衬底中。本发明可降低浮置栅极以及接触窗的电阻值，进而提升产品的效能、可靠度以及良率。
- 半导体存储元件的制造方法-201710383671.4
- 杨政达;蒋汝平 - 华邦电子股份有限公司
- 2017-05-26 - 2020-07-14 - H01L27/11531
- 本发明提供一种半导体存储元件的制造方法，其步骤如下。提供具有第一区、第二区以及第三区的衬底。在第一区上形成第一堆叠结构。在第二区上形成第二堆叠结构。在第三区上形成第三堆叠结构。在衬底上形成第一掩膜层，以覆盖第三堆叠结构。进行第一离子注入工艺，使得第二堆叠结构的第二浮置栅极与第二控制栅极的导电型态转变为第一导电型。在衬底上形成第二掩膜层，以覆盖第一堆叠结构与第二堆叠结构。进行第二离子注入工艺，使得第三堆叠结构的第三浮置栅极与第三控制栅极的导电型态转变为第二导电型。
- 半导体存储装置及其制造方法-201910093744.5
- 野岛和弘;清水公志郎 - 东芝存储器株式会社
- 2019-01-30 - 2020-03-27 - H01L27/11531
- 实施方式提供一种能够提高动作可靠性的半导体存储装置及其制造方法。实施方式的半导体存储装置具备：逻辑电路，设置在衬底上；第1区域，设置在逻辑电路上，且在第1方向交替积层有多个第1绝缘层(33)与多个导电层(35_0～35_7、36)；多个存储柱(MP)，在第1区域中在第1方向延伸；第2区域，设置在逻辑电路上，且在第1方向交替积层有多个第1绝缘层(33)与多个第2绝缘层(50)；以及接触插塞(CP1)，在第2区域中在第1方向延伸，且连接于逻辑电路。
- 一种分裂栅的栅极形成方法-201710884971.0
- 许鹏凯;习艳军;杨渝书 - 上海华力微电子有限公司
- 2017-09-26 - 2020-02-21 - H01L27/11531
- 本发明提出一种分裂栅的栅极形成方法，改善了分裂栅的栅极形成工艺，在分裂栅结构下同时获得了垂直形貌的选择栅极和控制栅极。相对于现有工艺中采用多晶硅侧墙刻蚀来形成控制栅极的方法来说，本发明采用两次成型以及自对准的方法，使得在分裂栅结构下能够较为容易的获得同时满足尺寸和形貌工艺要求的控制栅极。这种工艺流程降低了原有工艺流程中栅极刻蚀的难度，同时也使得工艺开发中诸如膜层生长厚度等条件也变得更加容易确定。
- 存储器的形成方法-201610782269.9
- 张怡;王百钱 - 上海华虹宏力半导体制造有限公司
- 2016-08-30 - 2019-05-14 - H01L27/11531
- 本发明提供一种存储器的形成方法，包括：提供衬底；所述衬底上具有初始栅极层，所述初始栅极层上具有牺牲层，所述牺牲层中具有第一开口，所牺牲层侧壁表面具有初始第一侧墙，所述初始第一侧墙包括底部区域和位于所述底部区域上的顶部区域；对所述初始第一侧墙进行第一刻蚀，减小所述顶部区域的初始第一侧墙的厚度，形成第一侧墙；去除第一开口底部暴露出的初始栅极层，形成栅极层和第二开口；形成第一侧墙和所述栅极层之后，形成覆盖所述栅极层侧壁的第二侧墙，在所述第二开口中形成字线结构。所述形成方法形成字线结构的研磨工艺窗口较大，所述字线结构的形成工艺较稳定。
- 一种提升器件栅控能力的方法-201810556671.4
- 黄胜男;罗清威;李赟 - 武汉新芯集成电路制造有限公司
- 2018-05-31 - 2018-11-13 - H01L27/11531
- 本发明涉及一种提升器件栅控能力的方法，包括以下步骤：提供衬底，所述衬底分为器件区和外围区；在所述衬底上沉积第一多晶硅层；在第一多晶硅层上沉积二氧化硅层；去除所述器件区上的二氧化硅层；在所述器件区的第一多晶硅层上沉积第二多晶硅层；去除所述外围区上的二氧化硅层；以及刻蚀所述器件区上的第二多晶硅层和第一多晶硅层形成第一栅极，刻蚀所述外围区上的第一多晶硅层形成第二栅极。本发明在不影响所述器件区多晶硅高度的条件下，降低所述外围区多晶硅的高度来减少多晶硅的耗尽，以提升器件外围区的栅控能力。本发明提供的提升器件栅控能力的方法，既有助于提升金属‑氧化物‑半导体(MOS)类器件的栅控能力，又不影响所述器件区的性能。
- 一种嵌入式闪存的制作方法-201310325281.3
- 王新鹏;王琪;潘晶;李天慧 - 中芯国际集成电路制造（上海）有限公司
- 2013-07-30 - 2017-08-01 - H01L27/11531
- 本发明公开了一种嵌入式闪存的制作方法，包括，提供半导体衬底，所述半导体衬底具有闪存单元区域和逻辑电路区域；在所述半导体衬底上沉积栅极材料层；在所述栅极材料层上形成底部抗反射层和第一光刻胶层；去除位于所述逻辑电路区域的所述第一光刻胶层；处理位于所述闪存单元区域中的所述第一光刻胶层和位于所述逻辑电路区域中的所述底部抗反射涂层，以在所述第一光刻胶层和所述底部抗反射层的表面形成阻挡层；在所述阻挡层上形成第二光刻胶层。根据本发明提出的制作嵌入式闪存的方法，以避免在形成逻辑栅极环路的工艺过程中对闪存单元区域中的控制栅极的损伤，提高嵌入式闪存的整体的性能和嵌入式闪存的良品率。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
